SU1654820A1 - Устройство управлени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании средств управлени  многопроцессорных вычислительных систем. Целью изобретени   вл етс  расширение области применени  за счет реализации реакции на прерывани . Поставленна  цель достигаетс  введением в устройство управлени  регистра повтора, первого и второго регистров отказов, регистра сообщени , коммутатора запросов, блока микропрограммного управлени , первого и второго блоков элементов И, первой и второй группы блоков элементов И, шифратора , преобразовател  кодов и второго элемента ИЛИ. Кроме того, устройство управлени  содержит регистр статических условий, регистр динамических условий, регистр маски, регистр отладки, регистр системной команды управлени , регистр Хранени  условий, регистр пультовых условий, триггер режима, триггер извещени , триггер разрешени , мультиплексор логических условий, блок мультиплексоров, коммутатор команд, демультиплексор, элемент ИЛИ, элемент И, генератор. 1 з.п. ф-лы, 4 ил. с $ (Л

Description

Изобретение относитс  к вычислительной технике и может быть использовано при проектировании средств управлени  многопроцессорных вычислительных систем.

Цель изобретени  - расширение области применени  за счет реализации на прерывание объекта управлени .

Расширение области применени  обеспечиваетс  за счет возможности использовани  в составе устройства иерархической вычислительной системы. Эта система содержит на верхнем уровне центральное устройство управлени  (процессор высшего уровн  управлени ),

вырабатывающее системные команды управлени , предопредел ющее режимы работы как устройств, идентичных данному и наход щихс  на втором уровне иерархии управлени , так и объектов управлени  (процессоров) низшего третьего уровн , управл емых устройствами управлени .

При этом устройство управлени  верхнего уровн  может задавать маску абонентов, котора  запрещает выдачу команд с второго уровн  управлени  объектам управлени  третьего уровн . Это позвол ет расширить область применени  устройства за счет обеспечени 

О

сл

4

00

to

возможности селективного управлени  объектами низшего уровн , что важно, например, при отказе некоторых из них либо при динамически измен емом числе параллельных ветвей программ, реализуемых процессорами низшего уровн  управлени .

Устройство управлени  выдает на объекты управлени  коды реализуемых операций, которые могут восприниматьс  последними как имена реализуемых ими процедур, а также адреса областей (страниц) общей пам ти, к которым разрешаетс  обращатьс  соответствующим процессорам. Сообщение указанной информации необходимо дл  повышени  достоверности функционировани  устройства за счет предотвращени  конфликтов при обращении к общему полю пам ти,

На входы устройства поступают логические услови  трех типов: статичес- кие, определ ющие режим работы устройства и поступающие от процессора внешнего уровн  управлени , динамические , поступающие от объектов управлени  низшего уровн  и определ ющие состо ние объекта управлени , а также ход выполнени  им заданных операций , и кроме того, логические услови  ма г

системы.

Использование технических средств, позвол ющих обрабатывать указанное множество логических условий, в совокупности с другими элементами обеспечивает расширение области применени  устройства.

., задаваемые с блока задани  режи- I., которые могут использоватьс , например , при отладке

Кроме того, на входы устройства от абонентов управлени  низшего уровн  поступают сигналы прерывани  (сигналы отказов двух типов). Сигналы отказов первого типа не требуют организации повтора команды, выдаваемой устройством, а лишь инициируют формирование соответствующего кода сообщени  дл  процессора верхнего уровн  управлени . Сигналы отказов второго типа соответствуют случаю, когда необходимо осуществить замену области пам ти в св зи, например, с обнаружением средствами контрол  объекта управлени  отказов пам ти. В этом случае организуетс  повторение команд с указанием объекту управлени  модифицированного адреса области пам ти.

4820й

Кроме того, устройством формируетс  код сообщени  дл  процессора верхнего уровн , а также выдаетс  извещающий сигнал о необходимости задержать выдачу следующей системной команды этим процессором. При этом обеспечиваетс  повышение достоверности информации и расширение области примеJQ нени  устройства.

На фиг, 1 и 2 приведена функциональна  схема устройства; на фиг. 3 - функциональна  схема блока задани  режима; на фиг, 4 - функциональна 

15 схема блока управлени .

Устройство управлени  (фиг. 1 и 2) содержит регистр 1 статических условий , регистр 2 динамичес.ких условий, регистр 3 маски5 регистр 4 системной

20 команды управлени , регистр 5 хранени  условий, регистр 6 пультовых условий , регистр 7 отладки, регистр 8 повтора, первьй 9 и второй 10 регист5

0

5

0

5

0

5

ры отказов, регистр 11 сообщени , блок 12 задани  режимов, блок 13 микропрограммного управлени , мультиплексор 14 логических условий, первую 15 и вторую 16 группы блоков элементов И, коммутаторы команд 17 и запросов 18, блок мультиплексоров 19, триггеры режима 20, извещени  21, разрешени  22, преобразователь 23 кодов, первый 24 и второй 25 блоки элементов И, блок элементов ИЛИ 26, шифратор 27, демультиплексор 28, генератор 29, элемент И 30, первый 31 и второй 32 элементы ИЛИ, входы 33 системной команды управлени , входы 34 маскировани  абонентов, входы 35 сигналов статических логических условий , входы 36 сигналов динамических логических условш первый вход 37 прерываний (входы сигналов отказов второго типа) второй вход 38 прерываний (входы сигналов отказов первого типа), группу выходов 39 кодов операций , группу 40 информационных выходов (выходов адресов страниц общей пам ти), информационный выход 41, выход 42 извещени  о повторе, выход 43 разрешени  считывани  кода сообщений, вход 44 команды устройства (первьй информационный выход 44 блока 12 задани  режимов), первый стробирующий вход 45 устройства (первый управл ющий выход 45 блока 12 задани  режи- ма, вход 46 пультовых условий устрой ства (второй информационный выход 4,6 блока 12 задани  режима), второй стробирующий вход 47 устройства (второй управл ющий выход 47 блока 12 задани  режима), вход 48 кода команды устройства (третий информационный выход 48 блока 12 задани  режима), третий стробирующий вход 49 устройства (третий управл ющий выход 49 блока 12 задани  режимов), выходы 50-53 полей абонентовf кодов операций, адресов страниц общей пам ти, кодов провер емых логических условий регистра 4 системной команды управлени , адресный вход 54 мультиплексора логических условий, с первого 55 по четвертый 58 информационные входы мультиплексора логических условий 14, выходы 59 мультиплексора логических условий 14, выходы 60 первого блока элементов И 24, группу модифицируемых разр дов адреса 61 группы блоков элементов И 16, группы выходов 62 модифицированных разр дов адресов страниц общей пам ти , выход 63 блока элементов И 25,

10

пульсов. С выходов 80-81 импульсы пос тупают на блок 13. Блок 13 при этом на выход 6t выдает управл ющие сигналы микропрограммы рабочего режима. Перва  микрокоманда микропрограммы  вл етс  микрокомандой ожидани . При ее выполнении с выхода 73 выходов 66 блока 13 на вход синхронизации регист ра 1 поступает импульс. По заднему фронту этого импульса с входов 35 устройства в регистр 1 записываютс  значени  сигналов логических условий. При поступлении на соответствующий 15 вход группы входов 35 устройства сигнала выдачи на объекты управлени  системной команды управлени  соответствующий триггер регистра 1 устанавливаетс  в единичное состо ние. Сигнал с выхода этого триггера регистра 1 поступает на соответствующий вход первой группы входов логических уеловий блока 13. При этом блок 13 выходит из режима ожидани  и формирует

20

30

35

выходы 64 первого регистра 9 отказов, 25 очередную микрокоманду микропрограм- выход 65 регистра 11 сообщени , выход 66 блока 13 управлени , выходы 67-79 разр дов блока 13 управлени  с первого 80 по четвертый 83 выходы гег- нератора 29 импульсов.

Блок 12 заданий режимов (фиг. 3) содержит элемент НЕ 84, переключатели 85 - 90 режима, триггер 91 режима, регистр 92 кода операций и триггер -93 пуска.

Блок 13 микропрограммного управлени  (фиг, 4) содержит узел 94 микропрограммного управлени , счетчик 95, дешифратор 96, группы элементов ИЛИ 98, элемент И 97 и одновибра- тор 99.

Устройство функционирует в двух режимах: рабочем и отладки.

Блоком 12 задаетс  режим работы устройства.

Дл  задани  рабочего режима триггер 91 устанавливаетс  в нулевое сос40

мы. Сигналы микроопераций второй микрокоманды поступают на входы 67,/1 и 73 с регистров 1, 3 и 4.

При этом в регистр 3 с входов 34 устройства записываетс  маска абонентов , которым выдаетс  системна  команда управлени . В регистр 4 через входы 33 и коммутатор 17 записываетс  код системной команды управлени .В регистр 1 через входы 35 устройства записываютс  сигналы статических логи ческих условий.

При выполнении третьей микрокоманды управл ющий сигнал с выходов 66 блока 13 через выход 75 поступает на С-вход регистра 5. При этом в регистр 5 переписываетс  содержимое регистра 2, отображающее состо ние объектов управлени  перед выдачей им 45 системной команды управлени .

Содержимое регистра 5 используетс  дл  перезапуска системной команды управлени .

то ние, а триггер 93 - в единичное. В регистр 6 занос тс  сигналы пультовых условий. Сигнал пуска с выхода 49 блока 12 поступает на генератор 29 и включает его. Одновременно сигнал с выхода 45 блока 12 подключает входы 33 устройства через коммутатор 17 к D-входам регистра 4.

Код операции с выхода 48 блока 12 поступает в блок 13.

Генератор 29 формирует на выходах 80-83 последовательности тактовых им

пульсов. С выходов 80-81 импульсы поступают на блок 13. Блок 13 при этом на выход 6t выдает управл ющие сигналы микропрограммы рабочего режима. Перва  микрокоманда микропрограммы  вл етс  микрокомандой ожидани . При ее выполнении с выхода 73 выходов 66 блока 13 на вход синхронизации регистра 1 поступает импульс. По заднему фронту этого импульса с входов 35 устройства в регистр 1 записываютс  значени  сигналов логических условий. При поступлении на соответствующий 5 вход группы входов 35 устройства сигнала выдачи на объекты управлени  системной команды управлени  соответствующий триггер регистра 1 устанавливаетс  в единичное состо ние. Сигнал с выхода этого триггера регистра 1 поступает на соответствующий вход первой группы входов логических уело- вий блока 13. При этом блок 13 выходит из режима ожидани  и формирует

очередную микрокоманду микропрограм-

мы. Сигналы микроопераций второй микрокоманды поступают на входы 67,/1 и 73 с регистров 1, 3 и 4.

При этом в регистр 3 с входов 34 устройства записываетс  маска абонентов , которым выдаетс  системна  команда управлени . В регистр 4 через входы 33 и коммутатор 17 записываетс  код системной команды управлени .В регистр 1 через входы 35 устройства записываютс  сигналы статических логических условий.

При выполнении третьей микрокоманды управл ющий сигнал с выходов 66 блока 13 через выход 75 поступает на С-вход регистра 5. При этом в регистр 5 переписываетс  содержимое регистра 2, отображающее состо ние объектов управлени  перед выдачей им системной команды управлени .

Содержимое регистра 5 используетс  дл  перезапуска системной команды управлени .

Управл ющие сигналы четвертой микрокоманды с выходов 76 группы выходов 66 блока 13 поступают на группы 15 и 16 блоков элементов И. При том осуществл етс  выдача кодов операции адресов страниц общей пам ти на объекты управлени  соответственно через группы 15 и 16 блоков элементов И, группы выходов 39 и 40.

Адреса страниц общей пам ти,с которыми должны работать объекты управлени  низшего уровн  при выполнении операций, модифицируютс  значени ми сигналов логических условий. Эти сигналы с выходов мультиплексора 14 поступают на блок мультиплексоров 19. Коды провер емых логических условий задаютс  микрокомандой управлени  и с выходов 53 регистра 4 поступают на управл ющие входы мультиплексора 14,

На информационные входы мультиплексора 14 поступают сигналы логических условий из регистров 1,2,5 и 6. После выполнени  четвертой микрокоманды блок 13 формирует первую микрокоманду микропрограммы и устройство функционирует аналогично при выдаче очередных системных команд управлени .

При возникновении в объектах управлени  сбоев, не требующих повторной выдачи системных команд управлени , сигналы отказов первого типа с объектов управлени  поступают на входы 38 устройства.

При возникновении в объектах управлени  отказов, дл  маскировани  которых необходимо заменить область пам ти, на входы 37 устройства поступают сигналы отказов второго типа.

Обслуживание сигналов отказов второго типа в устройстве происходит следующим образом. Импульсные сигналы отказов с входов 37 устройства поступают на соответствующие триггеры регистров 8 - 10 и устанавливают их в единичное состо ние.

10

15

20

25

40

На выходе элемента ИЛИ 32 при наличии хот  бы одного сигнала отказа второго типа по вл етс  единичный сигнал, который поступает на D-вход триггера 21. Импульс с третьего выхода генератора 29 поступает на С-вход триггера 21 и устанавливает его в еди- ничное состо ние (по переднему фронту ) .

Сигнал извещени  о повторе системной команды управлени  с пр мого выхода триггера 21 поступает на выход 42 устройства.

Сигнал с инверсного выхода триггера 21 закрывает коммутатор 18. При этом остаютс  открытыми нижние элементы И коммутатора 18. Одновременно импульс с выхода 82 генератора 29 поступает на С-вход регистра 11, и по его заднему фронту сигналы отказов поступают .в регистр 11.

16548208

Длительность импульса, формируемого на выходе 82 генератора 29, должна быть на 5-10 больше максимального времени задержек срабатывани  элементов 21 и 22 в сумме.

Сигналы с выходов регистра 11 поступают на входы приоритетного шифратора 27, С выхода шифратора 27 код сигнала отказа с максимальным приоритетом (при наличии нескольких сигналов отказов второго типа) поступает на выход 41 устройства, а также на вход демультиплексора 28.

Одновременно сигналы с выхода регистра 11 поступают на входы элемента ИЛИ 31, единичный сигнал с выхода которого открывает элемент И 30. i При по влении импульса на выходе 83 генератора 29 последний приходит через открытый элемент И 30 на выход демультиплексора 29 и далее в соответствии с номером обслуживаемого сигнала отказа второго типа на входы установки в ноль соответствующих разр дов регистров 9 и 10. Одновременно сигнал с выхода элемента И 30 поступает на вход установки в единицу триггера 22 и устанавливает его в единичное состо ние .

Сигнал с выхода триггера 22 поступает на выход 43 разрешени  считывани  устройства, С по влением очередного импульса на выходе 82 генератора 29 триггер 22 обнул етс .

При готовности процессора верхнего уровн  управлени  к повторной выдаче системной команды управлени  на соответствующий вход группы входов 35 сигналов статических логических условий поступает сигнал готовности. По управл ющему сигналу с выхода 73 выходов 66 блока 13 триггер 1 переводитс  в единичное состо ние.

Сигнал с выхода 74 регистра 1 поступает на блок 13. Получив этот сигнал , блок 13 осуществл ет формирование микрокоманд микропрограммы обслуживани  отказа второго типа.

Но первой микрокоманде сигналом с выхода 78 выходов 66 блока 13 триггер 20 переводитс  в единичное состо ние и открывает блок элементов И 25.

По второй микрокоманде этой микропрограммы (сигнал на выходах 71 и 67 выходов 66 блока 13) код системной команды управлени  с входов 33 устройства записываетс  в регистр 4, в ре- гистр 3 записываетс  код маски абонен30

35

55

та. По третьей микрокоманде (сигналы на выходах 76) микропрограммы осуществл етс  выдача адреса резервной страницы пам ти и кода операции на абонент, сформировавший сигнал запроса .

Адрес резервной страницы общей пам ти формируетс  преобразователем 23. При нахождении триггера 20 в нулевом состо нии сигналы на выходе блока элементов И 25 отсутствуют и по кодам с выхода 52 регистра 4 на выходе 62 преобразовател  23 формируютс  адреса основных страниц пам ти. В противном случае на выходе преобразовател  23 код адреса резервной страницы пам ти определ етс  содержимым регистра 8 и кодом с выхода 52 регистра 4.

При повторной выдаче команд абонентам дл  модификации адресов страниц пам ти используютс  сигналы логических условий, записанные в регистре 5 при первой выдаче системной команды управлени  на объекты управлени .

Код провер емых логических условий с выхода 53 регистра 4 поступает на вход 54 мультиплексора 14, При этом выбираютс  значени  сигналов логических условий с регистра 5 и с выходов 59 мультиплексора 14 поступают на блок мультиплексоров 19 дл  модификации адресов страниц пам ти.

При формировании блоком 13 третьей микрокоманды с выходов 66 управлени  сигналы поступают через входы 76 на группы 15 и 16 блоков элементов И. Через незамаскированные блоки элементов И 15 и 16 код операции и адрес резервной страницы пам ти поступают по выходам 39 и 40 на объект управлени , сформировавший сигнал запроса второго типа.

При формировании блоком 13 четвертой микрокоманды сигналы с выходов 68,72,74,77 и 79 устанавливают регистры 3,4,1 и 8 и триггер 20 в нулевое состо ние.

После выполнени  четвертой микрокоманды микропрограммы обработки запроса в блоке 13 осуществл етс  передача управлени  первой микрокоманде микропрограммы рабочего режима. Далее устройство в этом режиме функционируе аналогично.

i Обслуживание сигналов отказов первого типа происходит следующим обра0

5

0

5

зом. Импульсные сигналы отказов первого типа с входов 38 устройства через элементы ИЛИ 26 поступают в регистр 10 и записываютс  в нем.

Сигналы отказов первого типа имеют более низкий приоритет, чем сигналы отказов второго типа. Следовательно, они обслуживаютс  после сигналов отказов второго типа. Триггеры 21 и 22 перед обслуживанием сигналов отказов первого типа наход тс  в нулевом состо нии .

При этом сигналы отказов с выходов регистра 10 через коммутатор 18 поступают на D-входы триггера 11, При поступлении очередного импульса с выхода 82 генератора 29 сигналы отказов первого типа записываютс  в регистр 11. С выхода регистра 11 сигналы поступают на шифратор 27 и через элемент ИЛИ 31 на элемент И 30. При поступлении очередного импульса с выхода 83 генератора 29 триггер 22 переходит в единичное состо ние и формирует на выходе 43 устройства сигнал разрешени  кода считывани  сообщений.

При этом код сообщени  с выходов шифратора 27 через выходы 41 устройства выдаетс  на процессор верхнего уровн  управлени . Параллельно с этим код сообщени  с выхода шифратора 27 поступает на демультиплексор 28.

Сигналы с выхода демультиплексора 28 поступают на вход установки в О регистра 10 и устанавливают соответствующий триггер 10 регистра в нулевое состо ние. Далее устройство функционирует по обработке остальных сигналов отказов первого типа аналогично .

Элементы и узлы устройства, пред-1 назначенные дл  обработки сигналов от- 5 казов, могут функционировать параллельно с остальными узлами устройства . Следовательно, дл  обеспечени  высокой динамичности системы в течение выдачи системной команды управлени  с процессора верхнего уровн  на объекты управлени  устройство должно обслуживать сигналы отказов от всех объектов управлени .

Дл  окончани  работы устройства необходимо триггер 93 в блоке 12 задани  режима перевести в нулевое состо ние . При этом единичный сигнал на выходе 49 блока 12 исчезает и генератор 29 выключаетс .

0

5

0

0

5

В отладочном режиме в блоке 12 задани  режима моделируютс  сигналы, выдаваемые на устройство процессором верхнего уровн  управлени .

Триггер 91 необходимо перевести в единичное состо ние. При этом сигналом с выхода 45 блока 12 коды операций с выходов 44 блока 12 поступают через коммутатор 17 на входы D-триг- гера 4.

На клавишах 86 набираютс  сигналы Пультовых логических условий, а на регистре 92 с помощью клавиш 87 устанавливаютс  коды системных команд уп- равлени .

Сигналом с выхода 47 в регистр 6 заноситс  код пультовых логических условий. Код диагностической операции с выходов 48 блока 12 поступает на блок 13. В зависимости от кодов операций устройство может работать в двух режимах отладки.

В первом режиме триггер 93 переводитс  в единичное состо ние. При этом генератор 29 включаетс  и вырабатывает последовательности импульсов на выходах 81-84.

При формировании первой микрокоманды микропрограмм отладки сигналами с выходов 68,69,71 группы выходов 66 блока 13 регистр 3 устанавливаетс  в нулевое состо ние, в регистр 7 заноситс  код маски,а в регистр 4 - код системной команды управлени .

По второй микрокоманде микропрограммы сигналами с выходов 76 группы выходов 66 блока 13 кода операций и адреса страниц пам ти через блоки элементов И групп 15, 16 блоков элемен- тов И поступают на входы 39 и 40 устройства ,

В этом состо нии (выполнение второ микрокоманды) устройство находитс  до окончани  режима отладки.

Во втором режиме при формировании первой микрокоманды микропрограмм отладки сигналами с выходов 68,69 и 71 разр дов группы выходов 66 блока 13 регистр 3 устанавливаетс  в нуле

вое состо ние, в регистр 7 заноситс  код маски,а в регистр 4 - код системной команды управлени .

При выполнении второй микрокоманды сигналом с выхода 78 группы выходов 66 блока 13 триггер 20 устанавливаетс  в единичное состо ние.

При выполнении третьей микрокоманды на выходах 76 группы выходов 66

5

0

5

0

блока 13 по вл етс  сигнал. При этом коды операций и адреса страниц через выходы 39 и 40 поступают на объекты управлени . По четвертой микрокоман- ле вырабатываютс  управл ющие сигнапы на выходах 79 и 77 выходов 66 блока 13.

При этом триггер 20 и соответствующий триггер регистра 8 устанавливаютс  в нулевое состо ние. После этого устройство переходит к выполнению второй микрокоманды в первом режиме.

Дл  прекращени  функционировани  устройства в режиме отладки необходимо привести триггер 93 блока 12 в нулевое состо ние. При этом генератор 29 выключаетс  и происходит останов устройства.

Claims (2)

1. Устройство управлени , содержащее регистр статических условий, регистр динамических условий, регистр маски, регистр отладки, регистр системной команды управлени , регистр хранени  условий, регистр пультовых условий, триггер режима, триггер извещени , триггер разрешени , мультиплексор логических условий, группу мультиплексоров , коммутатор команд, де- мультиплексор, первый элемент ИЛИ, элемент И, генератор импульсов, причем вход системной команды управлени  устройства соединен с первым информационным входом коммутатора команд , выходы регистров статических и динамических условий соединены соответственно с первым и вторым информационными выходами мультиплексора логических условий, i-й разр д выхода которого соединен с первым адресным входом 1-го мультиплексора группы (,n, где п - количество выходов в группе выходов устройства), о т л и- чающеес  тем, что, с целью расширени  области применени  за счет реализации реакции на прерывание, дополнительно содержит регистр повтора, первый и второй регистры отказов, регистр сообщени , коммутатор запросов , блок микропрограммного управлени , первый и второй блоки элементов И, первую и вторую группы блоков эле- ментов И, дешифратор, преобразователь кодов, второй элемент ИЛИ, блок элементов ИЛИ, триггеры извещени  и разрешени , причем вход кода маски уст0

5

45

50

ройства соединен с информационным входом регистра маски, выход которого соединен с первым входом первого блока элементов И, выход которого соединен с первыми входами блоков элементов И первой и второй групп, вход команды устройства соединен с вторым информационным входом коммутатора команд , выход которого соединен с ин- формационным входом регистра системной команды управлени , выход пол  кодов абонентов регистра системной команды управлени  соединен с вторым входом первого блока элементов И, вы- ход пол  кодов операций регистра системной команды управлени  соединен с вторыми входами блоков элементов И первой группы, выходы которых  вл ютс  выходами кодов операций устройства выход пол  базовых адресов регистра системной команды управлени  соединен с первым входом преобразовател  кодов, выход пол  кодов провер емых логических условий регистра систем- ной команды управлени  соединен с адресным входом мультиплексора логических условий, вход кода команды устройства соединен с входом кода операции блока микропрограммного управле- ни , вход статических логических условий устройства соединен с информационным входом регистра статических условий, вхрды динамических логических условий устройства соединены с информационными входами регистра динамических условий, выход которого соединен с информационным входом регистра хранени  условий, выход регистра хранени  условий соединен с третьим информационным входом мультиплексора логических условий, вход пультовых условий устройства соединен с информационным входом регистра пультовых условий, выход которого со- единен с четвертым информационным входом мультиплексора логических условий , с первого по третий стробиру- ющие входы устройства соединены соответственно с управл ющим входом KOM мутатора команд, с входом синхронизации регистра пультовых условий и входом запуска генератора импульсов, выход регистра отладки соединен с третьим входом первого блока элементов И, первый вход прерывани  устройства соединен с первым входом блока элементов ИЛИ, входами установки в 1 разр дов регистра повтора и первого ре-

Q 5 0 5 0 5 0 5 Q

5

гистра отказов, выход регистра повтора соединен с первым входом второго блока элементов И, выход которого соединен с первым входом логических условий блока микропрограммного управлени , с вторым входом преобразовател  кодов, выход преобразовател  кодов соединен с вторыми входами блоков элементов И второй группы, выходы блоков элементов И второй группы  вл ютс  выходом первой группы информационных выходов, выходы блоков элементов И второй группы соединены с вторыми адресными входами мультиплексоров группы, выходы которых  вл ютс  второй группой информационных выходов устройства, выход регистра статических условий соединен с вторым входом логических условий блока управлени , первый и второй выходы генератора импульсов соединены с соответственно с первым и вторым входами синхронизации блока микропрограммного управлени , выход пол  управлени  которого соединен с входами синхронизации и входами установки в О регистра статических условий, маски, системной команды управлени , с входом синхронизации регистра хранени  условий, с входами установки в 1 и в О разр дов регистра отладки, с третьими входами элементов И первой и второй групп, с входами установки в 0м разр дов регистра повтора, с входами установки в 1 и в О триггера режима , выход которого соединен с вторым входом второго блока элементов И, второй вход прерываний устройства соединен с вторым входом блока элементов ИЛИ, выходы которого соединены с входами установки в 1 разр дов второго регистра отказов, выход которого соединен с информационным входоь5 коммутатора запросов, выход которого соединен с информационным входом регистра сообщени , выходы которого соединены с входами элемента ИЛИ и входами шифратора , выход которого соединен с информационным выходом устройства и с информационным входом демультиплексо- ра, выходы которого соединены с входами установки в О разр дов первого и второго регистров отказов, выходы Первого регистра отказов соединены с Первым управл ющим входом коммутатора Запросов и с входами второго элемента ИЛИ, выход которого соединен с информационным входом триггера извещени , пр мой выход которого  вл етс  выходом извещени  о повторе команды устройства, инверсный выход триггера извещени  соединен с вторым уп- равл ющими входом коммутатора запросов , выход первого элемента ИЛИ соединен со стробирующими входом демуль- типлексора и с первым входом элемента И, выход которого соединен с вхо- дом установки в триггера разрешени  выход которого соединен с вьГ- ходом разрешени  считьюани  на высший уровень управлени  устройства, третий выход генератора импульсов сое динен с входом синхронизации регистра сообщений и триггера извещений, с входом установки в О триггера разрешени , четвертый выход генератора импульсов соединен с вторым входом , элемента И и с входом установки в О триггера извещени .

2. Устройство по п. 1, отличающеес  тем, что,блок микропрограммного управлени  содержит узел микропрограммного управлени , счетчик дешифратор, группу элементов ИЛИ,

элемент И и одновибратор, причем вход кода операции, первый и второй входы, логических условий и первый вход синхронизации блока соединены соответственно с одноименными входами узла микропрограммного управлени , первый выход микропрограммного управлени   вл етс  выходом пол  управлени  блока , второй выход узла микропрограммного управлени  соединен с первыми входами элементов ИЛИ группы, выходы которых подключены к выходу пол  управлени  блока, третий выход узла микропрограммного управлени  соединен с первым входом элемента И, выход которого соединен со счетным входом счетчика, информационный выход которого соединен с информационным входом дешифратора, выход которого соединен с вторыми входами элементов ИЛИ группы , выход первого элемента ИЛИ группы соединен с входом одновибратора, выход которого соединен с входом сброса счетчика, второй вход синхронизации блока соединен с вторым входом элемента И.

фиг.1

о

CM

00

r

v JS

«4,

I

te «O qt

S S

фиг.З

80

81.

98.1 98l

96

№

f

фиг Л