JPH09512370A - 保護システムにおける信号処理方法及び装置 - Google Patents

保護システムにおける信号処理方法及び装置

Info

Publication number
JPH09512370A
JPH09512370A JP8516749A JP51674996A JPH09512370A JP H09512370 A JPH09512370 A JP H09512370A JP 8516749 A JP8516749 A JP 8516749A JP 51674996 A JP51674996 A JP 51674996A JP H09512370 A JPH09512370 A JP H09512370A
Authority
JP
Japan
Prior art keywords
protection system
signal processing
processing method
signal
complementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8516749A
Other languages
English (en)
Inventor
ヘンドリック クリスチャン スタインツ
ヨハン ローラント ダッセル
Original Assignee
エヌブイ ジーティーアイ ホールディング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌブイ ジーティーアイ ホールディング filed Critical エヌブイ ジーティーアイ ホールディング
Publication of JPH09512370A publication Critical patent/JPH09512370A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1497Details of time redundant execution on a single processing unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Selective Calling Equipment (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】 保護システムにおける信号処理のための方法を用いる際、互いに相補的である演算が信号に対して行われ、演算が続行されるかどうかは、この結果によって決まる。入力変数に対する論理演算に加えて、この方法を実行するための装置においても、状態機械によって制御される方法によって相補的な演算が実行される。この結果として、机上の空論のような「house of cards−like」構造が得られ、ここでは、あるリンクが失われると望んだスイッチング・オフが行われる。装置はこのようにして根源的に安全となる。

Description

【発明の詳細な説明】 保護システムにおける信号処理方法及び装置 技術分野 本発明は、保護システムにおいて信号を処理するための方法に関する。 また、本発明は、前記方法を実行するための装置に関する。 背景技術 従来知られている保護システムでは、特にパルス化された入力信号の時間内に ついては、かなりの量の入力信号が保護回路あるいは安全回路手段によって監視 されているのが普通であり、そこからの出力信号もまた順番に監視される。通常 、監視される信号はある動き(時間的な振る舞い)を示し、監視される信号の振 る舞い、特にその時間的な振る舞いが変化する瞬間までは、保護回路は動作を始 める必要がない。もし、例えば保護システム内でのシステムエラーの発生によっ て出力信号レベルが一定値のままになり、変化させることもできなくなった場合 、この(身動きできない)エラーは、保護システムの入力の際に検査として変化 を意図的に与えてやるまでは検知することができない。 加えて、例えば2つの入力信号が共に論理信号であって、”AND”関数の代 わりに”OR”関数が誤って実行されたような場合には、前記入力信号の信号レ ベルのいずれかが変化する瞬間まで、このような関数割当てエラーの発生を確証 することは不可能である。保護システムが、柔軟性と利便性を向上させるために プログラム入力可能であることを要求される場合、このようなエラーの発生は現 実的に非常に起こり得る問題である。 仮にそれらが複合的あるいは同時的な発生であっても、安全でない状態が発生 するような一定の事情の下では、エラーは、監視される信号の信号レベルの多数 決を基にして、安全でない状態が発生したかどうかを決定するいわゆる投票者回 路「”voter circuit”」によって検知されない。 発明の開示 保護回路内で起こり得る、場合によっては危険なエラーの状態を検知できない ことは明らかに望ましくない。 それゆえ、本発明の目的は、入力信号のタイミングはもちろん信号レベルをも 監視可能にするだけでなく、それに加えて、出力部で直接検知できないような装 置自身の内部で発生したエラーの検知を可能とする保護システムにおける、信号 処理のための方法及び装置を提供すること、ならびにエラーが発生しているのに もかかわらず、装置自身を安全な状態に置くようにして、前記エラーの検知を可 能にすることにある。 この目的を果たすために、この発明は請求の範囲1で定義される特徴を含んで いる。 相補的な演算の実施によって前記演算の結果が互いに絶対的に関連付けられる ようになることがこの発明による方法の有利な点であるから、例えば、演算の( 中間)結果が互いに全く逆のものになっているときには、各々の関連する結果が 保護システムの正しい機能についての情報を簡単な手法で提供する。同時に、こ の発明による方法を用いる際の保護機能のために重要である前記(中間)結果は 、出力信号を得る目的で入力信号に対して演算を行うために用いることができ、 このようにして非常に厳格な安全と信頼性への要求に自動的に応じている。更に 、安全にとって重要な十分に長い期間見落とされたまま残るようなエラーが、信 号の処理によって持ち込まれる危険を冒すことなく、エラー状態の発生を検知で きるという事実が有利な点である。 この発明による方法の一具体例は、請求の範囲2で定義した特徴を含んでいる 。 起こり得るエラーの発生が(通常の短い)期間内に確証され、もし望むのであ れば直ちに評価できることがこの発明による具体例の有利な点である。 請求の範囲3の特色ある部分による方法の他の具体例は、もし相補的な演算の (中間)結果が規定の手法に一致しないならば、それ以上の演算が行われること はないという有利な点を持っていて、このようにして保護システムの正確な機能 に関する簡単な検査及び検知の可能性を提供する。 請求の範囲4の特色ある部分によって必要な状態機械が互いを誘発しあ うような状態機械のシステムを形成することにより、机上の空論のような「”h ouse of cards”−like」構造が現実化し、その結果として前 記状態機械のうちの一つで何か間違いが生じたとき、協同する状態機械のシステ ムの完全に正確な機能を働かなくさせる。言い換えるならば、システムの正確な 機能は、互いを誘発しあう様々な状態機械を条件としている。この動的な原理は 、起こり得るあらゆるエラー状態の簡単な検知を確かなものにし、これにより状 態機械が実施できなくなるから、システムは検知に際して前もって定められた安 全な状態に移る。 この発明によると、請求の範囲5で定義した特徴を実施することで、並列「p arallel」あるいは連続「serial」演算周期の高い自由度がもたら される。 請求の範囲6で定義した特徴によると、相補的な演算は、(N)AND、(N )OR、又は否定演算のような論理変換手段によって簡単な手法で実施できる。 更に、この発明による方法の別の具体例が、請求の範囲7の特色ある部分で述 べられており、この方法によって、対応するあらゆる時点において互いにちょう ど逆の関係を持っているような(中間)結果が生じる。 この発明による、簡単な手法でディジタル的に実施される装置の具体例が、装 置に関する更なる請求の範囲において説明されている。 図面の簡単な説明 前記方法を実行するための方法及び装置ならびにその有利な点については、添 付した図面を参照しながら以下で更に詳しく説明する。 図1は、保護システムにおいて用いられるこの発明による装置の図式的な具体 例を表すブロックダイアグラムを示している。 図2は、図1の装置において用いられる命令コードの可能な形式を示している 。 図3及び図4は、それぞれ図1の装置において用いられる可能な相補的論理変 換のハードウェアでの実施を示している。 図5及び図6は、この発明による方法を実施するための可能な命令フローダイ アグラムの図式的な例を示している。 発明を実施するための最良の形態 図1は、装置1の図式的な具体例を示しており、装置1は保護システムの一部 を形成する。入力信号Xは、装置1に供給され内部で処理された後に、出力信号 Yとなって送り出される。非常に厳格な安全と信頼性への要求に応じなければな らないということが、装置1によって作られる要件である。入力信号Xは、磁気 コアに書き込まれ、またそこから読み出される信号から発生し、一方、出力信号 Yは磁気コアを磁化し、これによって前記磁気コアは初期磁化状態に復帰する。 このようにして、出力信号Y中の多数のエラーは投票者回路「voter ci rcuit」によって検知できる。信号X及びYは反復的な信号であるから、初 期状態への復帰は例えば1ミリ秒という時間区切りの経過毎になされる。 論理変換は、装置1自身が出力信号Yにエラーを生じさせる可能性を最小にす るように、入力信号Xに対して装置1によって行われる。この目的のために装置 1は入力記憶を含んでいて、これは示した具体例ではアドレス可能な記憶であり 、これに対して入力信号Xが供給され、更にこの入力記憶部は、入力信号セレク ター2及びこのすぐ後に続けて接続された命令セレクター3から成り立っている 。命令セレクター3は、2つの一時記憶4及び5、すなわち”DO”クリップボ ード4又は”WITH”クリップボード5からどちらか1つを選択する。命令セ レクター3は、クリップボード4及び5を介して関数セレクター6に接続されて いる。レジスター手段7及び前記レジスター手段7に接続された出力セレクター 8で形成されるアドレス可能な出力記憶が、関数セレクター6に接続されている 。図は、前で述べた装置の構成部分2〜8が各々(図式的に示された)命令マネ ージメント手段9に接続されている部分を図式的に示している。 命令マネージメント手段9は、入力信号Xに対して要求された演算を行うため に必要な前述の構成部分2〜8に対して制御信号を供給する。マネージメント手 段9は、装置1が要求された論理変換を行うことを可能にするために、駆動順序 及び方法を制御する。いくらかの並列あるいは連続周期の各周期の間に、いくら かの論理変換が行われ、一方でこれと相補的な論理変換は1秒周期で行われる。 1ミリ秒の時間区切りに基づいて、演算の一組は第1周期の初めの500マイク ロ秒の間に行われ、入力信号Xに対する相補的な演算の組はすぐ後に連続する5 00マイクロ秒の周期の間に行われる。前記演算結果を比較すると(これらは互 いに逆かあるいは同一のはずである)、信号レベルにおける安全でない状態及び /あるいは入力信号Xのタイミングに関する、または装置1によって生じたエラ ーに関する洞察が得られる。 関係する相補的な演算の形式は、例えば論理変換が行われた後で信号が互いに 同一であるような(あるいは逆であることを含めて)結果を持つ論理変換である 。この原理は、例えば良く知られているド・モルガンの定理「de Morga n theorem」を基にすることができる。例えば、仮に信号a及びbに対 してEN変換が行われた場合、前記信号の逆のものに対してOR演算の形で行わ れた相補的論理変換の結果は、前述のAND演算によって生成された出力信号と 正確に逆であり、したがって反転の後にはこれと同一となるような出力信号にな る。言い換えるならば、信号a及びbに対するAND演算は、信号aの逆及び信 号bの逆に対するOR演算によって置き換えられると考えられ、それによってO R演算の出力信号は、反転の後にもとの信号abになる。同一の原理は、この原 理に基づいたカスケード接続「cascade connections」を用 いる際に用いることができる。 本具体例にとって適切な相補的変換を今後LAOS−LOAS変換と呼ぶこと にする。前記変換のハードウェアでの実施は図3(LAOS変換)及び図4(L OAS変換)において説明されている。下記の真偽値表によれば、各々の信号c −cc、e−ee、f−ff、g−ggが互いの逆になっているという簡単な形 式に従っていることが明らかである。 LAOS−LOAS変換の命令での実施は、互いの対応に関する以下のコード に従って行われる。 LAOS及びLOASは、Load(例えば”Do”または”With”)、 AND、OR及びSETの略を表し、LAOSは、それぞれOR AND SE Tを示している。もし望むのであれば、論理関数NAND及びNORを実施させ ることもできる。これらの関数と共に信号反転を実施させることも可能である。 前述のLAOS/LOASコードは、それらのコード規則に関して一対一の絶対 的かつ相互的な関係を備えている。 既に以前で述べているように、入力信号Xに対するLAOS及びLOASコー ドの実際の実行の制御は、命令マネージメント手段9によって行われる。入力信 号Xに対して様々な論理演算が行われる形式は、図2で図式的に例示してある。 この中で示されるビットx0〜x5はアドレス信号であり、これによって64種 類の入力信号が、示した指定具体例中の入力信号セレクター2で選別され、一方 ビットi0及びi1は実際に行われる命令を示している。命令は例えば、i0、 i1=0、0のときはクリップボード4で”Do”動作を行うことであり、i0、 i1=0、1ならばクリップボード5で”With”演算が行われ、i0、i1=1 、1ならば出力信号セレクター8のためにSet演算が行われ、一方i0、i1 =1、0ならばクリップボード4及び5から生じた信号に対して論理関数が行わ れ、またこの場合にレジスター手段7がアドレスされる。論理変換を行うために 必要である中間結果は、コード表内のレジスター手段7に書き込まれ、もし必要 ならば内部レジスター手段7から入力信号セレクター2へと戻される。 本具体例において、LAOSコードは、第1の周期の間に入力信号(a、b及 びd;図3参照)に対して行われ、一方相補的なLOASコードは、入力信号の 時間区切りの第2部分の中で入力信号の逆(a、b及びd;図4参照)に対して 行われる。 様々なコードに関する各符合規則の生む結果が他の結果と相補的であることが 相補的な論理LAOS/LOAS変換の有利な点であり、これに加えてコードが このような方法で形成されているために、実時間においてはこれらが対応関係を 持つ。別の言い方をすれば、コードを行う間の対応するあらゆる瞬間において相 補的な演算が行われ、その上コード規則の個数及びコード長は同一である。この 2つのコードの指定実施例は、相次いで互いを誘発しあう状態機械を用いて動的 に実施される。状態機械による実施は、結果として机上の空論のような「”ho use of cards”−like」構造を生じ、相互関係がこのようにな っているから、もし一枚のカードが抜き取られると、全体の構造が崩壊してしま い、こうしてエラー状態が検知される。状態機械に関しては、装置1における様 々な機能を形成することを狙いとしているので、調子を合わせて接続されたシス テムがもたらされ、そこにおける一つのリンクの欠如やその機能の乏しさが、装 置1の様々な状態機械及び回路においてエラー状態が発生したことを示すために 、装置1全体としての機能に対して十分な影響を与えるようになっている。 図2に示した命令を実行するための状態機械の動的な機能の設計は、図5で図 式的に示している。 第1周期の間に入力信号x0、、、、x5に対して行うLAOS変換を基にし て、もしi0、i1=0、0ならば上位の分岐を通り抜ける目的のためにリセッ ト信号が与えられた後に、図2に示す形式を持っている次の命令が13で呼ばれ 、ここでは命令が検索された後に復号されて次のクロックパルスで状態11(” Do”)へのシフトが行われる。図6で示される”D.exe”状態機械20の ために、状態11の開始は次のクロックパルスに応じた状態21から状態22( ”engage do”状態)へのシフトのときである。状態機械20は状態2 2にあり、エラー検知状態機械(図示せず)がW3状態になった場合にのみ、こ の状態は変化する。このときにのみ、結合した入力信号x0、、、、x5がクリ ップボード5に蓄えられているから、本命令の残り部分が状態23(”actu ate do”)で完全となる。エラー検知状態機械の次の信号W4が装置20 を状態24へシフトさせ、その結果図5で状態12から状態13への、図6で状 態24から状態21へのシフトがそれぞれ行われる。前述のことによると、命令 、この例では”Do”命令、は部分、この例では2つ、に分割され、それにより 最初の部分はある状態機械で実施され、他の部分は他の状態機械 で実施され、またそれによって2つの状態機械が互いに誘発しあうことが明らか になる。2つの状態機械のうち少なくとも1つが一時的に操作不可能になると、 命令が正しくかつ完全に行われない結果となり、これが相互連絡が欠けているこ とを明白にしてシステムを停止させる。 ”Do”及び”D.exe”状態、ならびに結合した状態機械20について以 上で説明したことは、状態の組、14と15、16と17、18と19及び前記 各組に結合する状態機械(図示せず)にも相応に適用され、その中においてLA OS/LOASコードの各々の命令の分割された部分は、互いを誘発しあう状態 機械によりそれぞれ行われる。 産業上の利用可能性 各入力信号は上述のようにLAOSコードで処理され、第2周期の間にLOA Sコードにおける相補的な論理変換が入力信号に対して行われて、これにより比 較手段(図示せず)で作られた対応する信号の比較を基にして、要求されるより 一層安全な情報に隣接しているものが実行可能となる。例えば正しく機能してい ないことにより状態機械の1つが身動きできない「”be stuck”」状態 になり、時間的に一定の信号を供給する場合、コード・シーケンスの実行が停止 され、再び開始するには明確に入力されるリセットパルス手段によるしかない。 このようにして、装置1は内部の機能が乏しくなることが明確に示される。

Claims (1)

  1. 【特許請求の範囲】 1.互いに相補的な演算を信号に対して行い、(中間)結果におけるエラーの発 生が演算を安全に停止させることを特徴とする保護システムにおける信号処理方 法。 2.前記相補的演算を行うための周期的期間を前記信号が持っていることを特徴 とする請求の範囲1に記載の保護システムにおける信号処理方法。 3.(中間)結果が前述のものに合致する場合にのみ前記相補的演算が行われる ことを特徴とする請求の範囲1又は2に記載の保護システムにおける信号処理方 法。 4.前記(中間)結果が互いを誘発しあう状態機械によることを特徴とする請求 の範囲3に記載の保護システムにおける信号処理方法。 5.前記演算が並列及び/又は連続周期で行われることを特徴とする請求の範囲 1乃至4のいずれかに記載の保護システムにおける信号処理方法。 6.前記相補的演算が論理変換であることを特徴とする請求の範囲1乃至5のい いずれかに記載の保護システムにおける信号処理方法。 7.周期中のある演算結果が前記周期中の対応する別の演算結果と逆のものにな るために、ある演算の間に論理変数に対してある論理変換が行われる度に、別の 演算の間に逆変数に対して前記のある変換と相補的な論理演算が行われることを 特徴とする請求の範囲6に記載の保護システムにおける信号処理方法。 8.前記論理変換がLAOS/LOAS変換の類別に属することを特徴とする請 求の範囲6又は7に記載の保護システムにおける信号処理方法。 9.前記LAOS/LOAS変換の命令が部分に分割でき、互いを誘発しあう正 式機構によってそれぞれが分離して行われることを特徴とする請求の範囲8に記 載の保護システムにおける信号処理方法。 10.装置が、アドレス可能な入力記憶(マルチプレクサ)と、前記アドレス可 能な入力記憶に接続された一時記憶(クリップボード)と、前記一時記憶に接続 された関数セレクターと、前記関数セレクターに接続されたアドレス可能な出力 記憶(デマルチプレクサ)と、前記各記憶及び前記関数セレクターに接続された 命令マネージメント手段とを含むことを特徴とする請求の範囲1乃至9のいずれ かに記載の保護システムにおける信号処理方法を実施するための保護システムに おける信号処理装置。 11.前記アドレス可能な入力記憶が、入力信号セレクターと、前記入力信号セ レクターに接続された命令セレクターとを含むことを特徴とする請求の範囲10 に記載の保護システムにおける信号処理装置。 12.前記アドレス可能な出力記憶が、レジスター手段と、前記レジスター手段 に接続された出力信号セレクターとを含むことを特徴とする請求の範囲10又は 11に記載の保護システムにおける信号処理装置。 13.前記命令マネージメント手段及び/又は前記一時記憶が状態機械によって 与えられることを特徴とする請求の範囲12に記載の保護システムにおける信号 処理装置。 14.前記状態機械が互いを誘発しあうような方法で連絡されることを特徴とす る請求の範囲13に記載の保護システムにおける信号処理装置。
JP8516749A 1994-11-17 1995-10-16 保護システムにおける信号処理方法及び装置 Pending JPH09512370A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL9401923A NL9401923A (nl) 1994-11-17 1994-11-17 Werkwijze en inrichting voor het in een veiligheidssysteem verwerken van signalen.
NL9401923 1994-11-17
PCT/NL1995/000354 WO1996016369A1 (en) 1994-11-17 1995-10-16 A method and a device for processing signals in a protection system

Publications (1)

Publication Number Publication Date
JPH09512370A true JPH09512370A (ja) 1997-12-09

Family

ID=19864907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8516749A Pending JPH09512370A (ja) 1994-11-17 1995-10-16 保護システムにおける信号処理方法及び装置

Country Status (7)

Country Link
US (1) US5822514A (ja)
EP (1) EP0740812A1 (ja)
JP (1) JPH09512370A (ja)
MY (1) MY112014A (ja)
NL (1) NL9401923A (ja)
NO (1) NO962866D0 (ja)
WO (1) WO1996016369A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19850672C2 (de) * 1998-11-03 2003-07-31 St Microelectronics Gmbh Leitungsfehlerprüfschaltung für ein elektrisches Datenübertragungssystem
US7783997B1 (en) 2004-07-30 2010-08-24 Synopsys, Inc. Large scale finite state machines
US7418604B2 (en) * 2004-12-22 2008-08-26 Hewlett-Packard Development Company, L.P. System and method for powering on after verifying proper operation of a charge pump and voltage regulator
US7805629B2 (en) * 2005-03-04 2010-09-28 Netapp, Inc. Protecting data transactions on an integrated circuit bus
US8090810B1 (en) 2005-03-04 2012-01-03 Netapp, Inc. Configuring a remote management module in a processing system
US7899680B2 (en) * 2005-03-04 2011-03-01 Netapp, Inc. Storage of administrative data on a remote management device
US8291063B2 (en) * 2005-03-04 2012-10-16 Netapp, Inc. Method and apparatus for communicating between an agent and a remote management module in a processing system
US7487343B1 (en) 2005-03-04 2009-02-03 Netapp, Inc. Method and apparatus for boot image selection and recovery via a remote management module
US7634760B1 (en) 2005-05-23 2009-12-15 Netapp, Inc. System and method for remote execution of a debugging utility using a remote management module
DE102005061394A1 (de) * 2005-12-22 2007-06-28 Robert Bosch Gmbh Fehlertolerantes Prozessorsystem
US20070240019A1 (en) * 2005-12-29 2007-10-11 International Business Machines Corporation Systems and methods for correcting errors in I2C bus communications

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3174133A (en) * 1961-05-12 1965-03-16 Leeds & Northrup Co Actuation of on-off outputs from electronic digital computer device
FR1360236A (fr) * 1963-03-20 1964-05-08 Electronique & Radio Ind Perfectionnements aux procédés de détection d'erreurs d'une chaine digitale de calcul et dispositif utilisé
GB1246218A (en) * 1969-04-09 1971-09-15 Decca Ltd Improvements in or relating to data transmission systems
FR2092855A1 (fr) * 1970-06-25 1972-01-28 Jeumont Schneider Dispositif de controle du decodage d'une adresse
US4166272A (en) * 1976-10-12 1979-08-28 Bbc Brown Boveri & Company Limited Process for data transfer with increased security against construction member error
EP0013103B1 (en) * 1978-12-22 1983-06-29 LUCAS INDUSTRIES public limited company Motor vehicle electrical system
JPS5991726A (ja) * 1982-11-17 1984-05-26 Hitachi Ltd アレイ・ロジツク冗長化演算方式
US4584666A (en) * 1984-06-21 1986-04-22 Motorola, Inc. Method and apparatus for signed and unsigned bounds check
AU568977B2 (en) * 1985-05-10 1988-01-14 Tandem Computers Inc. Dual processor error detection system
US4740972A (en) * 1986-03-24 1988-04-26 General Signal Corporation Vital processing system adapted for the continuous verification of vital outputs from a railway signaling and control system
US5179689A (en) * 1987-03-13 1993-01-12 Texas Instruments Incorporated Dataprocessing device with instruction cache
JP2613223B2 (ja) * 1987-09-10 1997-05-21 株式会社日立製作所 演算装置
US5535417A (en) * 1993-09-27 1996-07-09 Hitachi America, Inc. On-chip DMA controller with host computer interface employing boot sequencing and address generation schemes

Also Published As

Publication number Publication date
US5822514A (en) 1998-10-13
WO1996016369A1 (en) 1996-05-30
NL9401923A (nl) 1996-07-01
NO962866L (no) 1996-07-08
NO962866D0 (no) 1996-07-08
EP0740812A1 (en) 1996-11-06
MY112014A (en) 2001-03-31

Similar Documents

Publication Publication Date Title
JPH09512370A (ja) 保護システムにおける信号処理方法及び装置
KR920005233B1 (ko) 데이타 처리 시스템의 시험 및 보수 방법과 장치
US4866713A (en) Operational function checking method and device for microprocessors
US3846756A (en) Programmable sequential logic circuit
KR900008804B1 (ko) 선견 터미날 카운터 및 터미날 카운트 신호 발생 방법
US4682331A (en) Logic circuit with self-test
JP3170285B2 (ja) フォルトトレラント3ポート通信モジュール
RU66560U1 (ru) Устройство оперативного управления
US4606057A (en) Arrangement for checking the counting function of counters
JPH0455774A (ja) 同期型ff間のオーバディレイテスト方式
SU960826A1 (ru) Устройство дл контрол цифровых блоков
SU1160414A1 (ru) Устройство дл контрол логических блоков
SU1354195A1 (ru) Устройство дл контрол цифровых узлов
JP2006338425A (ja) 制御装置
JP3157662B2 (ja) Lsi診断制御回路
SU842720A1 (ru) Устройство дл контрол параметров
Gessel' et al. Self-dual self-testing multicycle circuits: Their properties
RU1837304C (ru) Устройство дл сигнализации между процессорами
SU1659987A1 (ru) Устройство дл проверки работоспособности объектов
SU766053A1 (ru) Мажоритарно-резервированный триггер
RU1830575C (ru) Резервированное устройство
SU1104696A1 (ru) Трехканальна мажоритарно-резервированна система
RU2051409C1 (ru) Устройство для контроля считывания информации
JP2669287B2 (ja) 半導体自己試験装置
SU1621027A1 (ru) Микропрограммное устройство управлени