SU1621027A1

SU1621027A1 - Микропрограммное устройство управлени

Info

Publication number: SU1621027A1
Application number: SU884398662A
Authority: SU
Inventors: Николай Федорович Сидоренко; Вячеслав Сергеевич Харченко; Григорий Николаевич Тимонькин; Александр Евгеньевич Сазонов; Сергей Николаевич Ткаченко; Борис Владимирович Остроумов
Original assignee: Предприятие П/Я М-5156
Priority date: 1988-03-28
Filing date: 1988-03-28
Publication date: 1991-01-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в устройствах управлени и диагностировани дискретных объектов . Цель изобретени - сокращение емкости пам ти микрокоманд за счет обеспечени одновременной проверки групп логических условий в одном такте. Устройство содержит два коммутатора , счегчик, блок пам ти микрокоманд , два регистра, мультиплексор , триггер, элемент И, регистр, блок пам ти констант, TK-ipiinep, генератор тактовых импупьсов, дешифратор и суммчтор. Поль досппаетс за счет введени в устропстго дешифратора и сумматора. Изобретение позвол ет обеспечивать возможность анализа в одном тане группы логических условии, одновременно сформированных в функциональном блоке, 6 чл , (Ј

Description

Изобретение относитс к вычислительной технике и может быть использовано в устройствах управлени и диагностировани дискретных объектов .

Целью изобретени вл етс сокращение емкости пам ти микрокоманд.

В устройстве реализовано обеспечение возможности анализа в одном такте группы логических условий, одновременно сформированных в функциональном блоке, использование блока пам ти констант и сумматора, обеспечивающих алгоритмическое определение адреса перехода дл любого числа возможных направлений выходов из

точки анализа при любой глубине контрол логических условии без дополнительных затрат на оборудовап)е.

Необходимость проверок групп логических условий может возникать в следующих ситуаци х: при контроле параметров, отражающих движение объекта или процесс, где роль провер емых логических условий выполн ют значени контролируемых параметров, число значений параметров в группе определ етс функциональными возможност ми контролируемого устройства и требует организации ветвлени в точках анализа по 2 направлений,

ю

где К - число провер емых параметров в группе

Необходимость проверки, групп - логических условий, сформированных одновременно, возникает также при анализе состо ни устройств по результатам диагностики функциональных блоков методом тестировани При этом число логических условий 01У) в группе, конструктивно заложенное в устройстве, определ ет количество адресов переходов а конкретное значение логических условий в группе - значение адреса„ Таким образом, по результатам анализа состо ни тестируемого устройства управление будет передано из основной программы на один из возможных адресов или на продолжение основной про- граммыо

На фиг„ 1 показана функциональна схема микропрограммного устройства управлени и диагностировани ; на фиг, 2 - временна диаграмма выполнени микрокоманды формата ФЗ; на фиг„ 3 - граф-схема алгоритма проверки логических условий (ЛУ) с трех альтернативных ветвлений дл трех русов контрол ; на фиг„ 4 - форматы микрокоманд (Ж), примен емые в устройстве, и соответствующие им способы формировани адреса перехода; на фиг 5 - таблица, по сн юща принцип формировани адреса перехода на выходе сумматора в соответствии со значением константы, хранимой в блоке пам ти констант, и в зависимости от значени группы ЛУ; адрес блока пам ти констант задаетс номером провер емой группы ЛУ; на фиг о 6 - фрагменты ГСА анализа ЛУ в виде бинарного (а, б) и К-го (в, г) деревьев

Устройство (фиг о 1) содержит блок 1 пам ти микрокоманд с выходами полей: 1„1 - микрооперации, 1„2 - адреса следующей микрокоманды (старших разр дов адреса перехода), 103 - номера группы логических условий, 1„4 - признака формата выполн емой микрокоманды; регистр-счетчик 2 (адреса микрокоманд), первый регистр 3 (микрооперации), блок 4 пам ти констант, мультиплексор 5 (логических условий), первый коммутатор 6 (адреса перехода на три входа), второй коммутатор 7 (номера логического услови на два дхода), сумматор 8

0

5

0

5

0

5

(комбинационный), дешифратор 9 (признака формата), элемент И 10, триггер 11 (пуска), генератор 12 тактовых импульсов, первый 12,1, второй 12«2 и третий 1203 выходы генератора тактовых импульсов, 1К-триггер 13 (управлени коммутатором), второй регистр 14 (номера группы логических условий), вход 15 пуска устройства, выход 16 микрооперации, разр д - признак конца команды, разр д 16.2 - признак конца работы, вход 17 устройства (код операции), перва 18„1 - К- 18.К группы входов логических условий (ЛУ).

На фиг0 2-5 использованы следующие обозначени : КОП - код операции; № ЛУ - номер группы логического

услови ;

л -л л.

импульсы синхронизации;

ПФ- признак формата микрокоманды;

-регистр;

-триггер управлени ;

-значение константы дл i-й группы ЛУ (i 1,К);

Ф1 .,Ф2, - форматы микрокоманд естест- ФЗ венного (ЕП), безусловного (БП) и условного (УП) переходов соответственно;

-адрес следующей микрокоманды;

А п - адрес перехода;

Ат- адрес текущий;

Р - код значени группы текущих ЛУ;

Б - значение старших адресов адреса перехода;

5 дл сумматор „

Устройство микропрограммного управлени работает в режимах: 1) при- нудитепьной адресации; 2) определени адреса перехода в зависимости от последовательного анализа групп логических условий, сформированных в узлах операционной части,

В исходном состо нии блок пам ти микрокоманд хранит коды микрокоманд, на его выходе находитс нулевой код, а в поле ПФ - код 11, блок пам ти констант хранит набор констант, соответствующих реализуемому алгоритму контрол , остальные элементы пам ти наход тс в нулевом состо нии, разр д 16 о 1 микрооперации Конец команды находитс в единичном состо нии. По сигналу Пуск с входа 15 устрой0

5 RG

Т2У

0

5

А

сми.

5 1

ства переводитс в единичное состо ние триггер И и запускаетс генератор Т2, при этом на его выходе по вл етс сери тактовых импульсов (фиг. 2)„ Благодар единичному значению сигнала КК первый вход коммутатора 6 открыт, а второй и третий - закрыты,, Поступивший с входа 17 код операции через первый информационный вход коммутатора 6 по заднему фронту импульса с выхода 12.1 генератора записываетс в счетчик 20 Это обеспечиваетс нулевым сигналом на управл ющем входе счетчика 2.0 Явл сь адресом начала микропрограммы , код операции обеспечивает выбор из блока 1 пам ти первой микрокоманд

В режиме принудительной адресации возможна реализаци устройством микрокоманд двух форматов - Ф1 пли 2 При выборе из блока пам ти МК Ф1 в поле 1.4 находитс код 00, По вл ющийс вследствие этого па первом выходе дешифратора 9 единичный сигнал через управл ющий вход регистра-счетчика 2 переводит последний в режим счетчика. По тактовому импульсу (ТИ) код микрооперации записываетс в регистр 3 дт далънРнпего управлени микрооперационной часты,-., а по следующему ТИ содержимое регистра 2 адреса увеличиваетс на единицу. При выборе МК Ф2 в imno 1.А находитс код 01, регистр 2 переводитс в режим приема информации параллельным кодом, а единичный сит- нал на втором выходе дешифратора 9 открывает второй информационный вход коммутатора 6, чем обеспечиваетс передача адреса безусловно о перехода из пол ,2 FK на вход c.nei чика 20

В режиме адресации по результатам анализа логических условий на выход блока пам ти микрокоманд выбираетс МК ФЗ, В поле 1.4 находитс код 1Ф, Единичный сигнал на третьем выходе дешифратора 9 открывает третий вход коммутатора 6, куда поступают старшие разр ды адреса перехода из пол 1,2 МК.

Триггер 13 находитс в нулевом состо нии, чем обеспечиваетс открытое состо ние второго информационного входа коммутатора 70 При этом кол, номера группы ЛУ из пол 1.3 МК через второй информационный вход коммутатора 1 поступает на вход регист10276

ра 14 о По первому ТИ код номера группы ЛУ записываетс в регистр 14, одновременно триггер 13 переключаетс в единичное состо ние,, При этом открываетс первый информационный вход коммутатора 7, чем обеспечиваетс прием кодов номеров групп ЛУ с выход сумматора 8 последующим ТП. Код

10 номера группы ЛУ, поступа на адресный вход мультиплексора 5, обеспечивает прием соответствующего значени группы ЛУ через информационный вход мультиплексора 5„ Этот же код

15 номера группы ЛУ, поступа на адресный вход блока 4 пам ти констант, выбирает I™OOT -L . о вумкую константу. Значение ipy-iiui ЛУ -Л П чнает на второй , а константа - ил ЧРГЛГ хоц

0 сумматора 8, Операци с.тохонпч лвух кодов обеспечивает oiipev inline кода номера очередной i руппь: Л . коюгы;г с выхода сумматора 8 поступает через первый ииформапионный г.хоп коммут а25 тора 7 па рег-тсгр 1 i л обеспечиваетс пост1ет.оватечъна проверка значений групп JP, и г HI тюече.пнему тактовому импульсу с трстл-oio выхода генератора 12 и ПРУСТ,о суммгптооа 8

30 будут сформированы р-г трнды адреса nepexoui, ко-, с.рно г ii-сто со старшими pn ФЯЦОУИ мсгсз трепл п-п- формаппоннын вход комму- К 4 пол 6 адреса поступ т на вход ре:пстра-счетчика 2., Таким образом, стгрчлю разр ды из пол 1 2 УК и млаш Пе разр ды с выхода сумматора 8 образ гнгт полный адрес перехода, ко горы ; о очеретт- . ному тактовому импупьсу з..л мнетс в счетчик 2.

При шптопношш iiocjii пней NTIKPO-- команды па выходе 16,2 КГ по вл етс единичный сигнал, который, поступа на R-вход триггера 11. перевод т pro Р нулевое состо ние, чем обеспечиваетс прекращение работы генератора 12 и устрш штва в целом, Цепи, перевод щие П.ЧОМСНЧР устройства в исходное состо ние, на фиг о 1 усQ ловно не показаны.

На фиг. 3 локлзап фрг.гмент ГСА, описывающий послецователыюсч ь проверок групп, состо щих из двух логических условий ка да о Результат

5 проверки группы ЛУ обеспечивает переход по одному из трех возможных направлений„ Ка первом русе (первый такт), провер етс нулева группа ЛУ на втором русе (второй такт) 35

0

5

перва , втора или треть группы ЛУ, на третьем русе.(третий такт) - одна из дев ти групп ЛУ (с четвертой по двенадцатую), на четвертом русе определ етс один из двадцати семи возможных адресов перехода (имеютс в виду значени младших разр дов адреса) с по. 39--Й. Таким образом, на фиг0 3 показана

ГСА анализа тринадцати групп ЛУ )с нулевой по двенадцатую) по. два ЛУ в каждой, задающих ветвлени по одному из трех возможных направлений Предлагаемое устройство обеспечивает выполнение данной ГСА за три такта.

Claims

Формула изобретени

Микропрограммное устройство уп- равлени , содержащее два коммутатора счетчик, блок пам ти микрокоманд, дв регистра, мультиплексор, триггер, элемент И, блок пам ти констант, IK-триггер, генератор тактовых импульсов , причем- вход кода операции устройства соединен с первым информационным входом первого коммутатора выход которого соединен с информационным входом счетчика, информацион ный выход которого соединен с адресным входом блока пам ти микрокоманд, выход пол микроопераций которого соединен с информационным входом первого регистра, выход которого под- ключей к выходу микроопераций устройства , выход пол адреса блока пам ти микрокоманд соединен с вторым информационным входом первого коммутатора , выход старших разр дов пол адреса блока пам ти микрокоманд соединен со старшими разр дами третьего информационного входа первого коммутатора , выходы признаков Конец работы и Конец команды регистра микроопераций соединены соответственно с входом установки в О триггера и с первым управл ющим входом первого коммутатора, вход пуска устройства соединен с входом установки в 1 IK-триггера, выход которого

5

5

0 0 5 о $

соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с входом синхронизации счетчика и с входом установки в О IK-триггера, инверсный выход которого соединен с управл ющим входом второго коммутатора, второй выход генератора тактовых импульсов соединен с входом синхронизации первого регистра, третий выход генератора тактовых импульсов соединен с входом синхронизации и с 1-входом IK-триггера, и с первым входом элемента И, выход которого соединен с входом синхронизации второго регистра , отличающеес , тем, что, с целью сокращени емкости пам ти микрокоманд, устройство содержит сумматор и дешифратор, причем выход пол логических условий блока пам ти микрокоманд соединен с первым информационным входом второго коммутатора, выход которого соединен с информационным входом второго регистра, выход которого соединен с адресным входом мультиплексора и с адресным входом блока пам ти констант, выход которого соединен с входом первого слагаемого сумматора, выход суммы которого соединен с вторым информационным входом второго коммутатора и с. младшими разр дами третьего информационного входа первого коммутатора , выход пол режима работы блока пам ти микрокоманд соединен с входом дешифратора, первый и второй выходы которого соединены соответственно с входом режима работы счетчика и с вторым управл ющим входом первого коммутатора, третий выход дешифратора соединен с третьим управл ющим входом первого коммутатора к с вторым входом элемента И, с первого по К-й входы групп логических условий (где К количество групп логических условий) устройства соединены соответственно с первого по К-й информационными входами мультиплексора , выход которого соединен с входом второго согласного сумматора.

ПО/IHbltt

код .

affpeca

Старт разр ды

НладиГ разрой

„ш 4

ffit

«

X4

УВП

F

ФГ

El

рг g

ФЗ MO

t 7 J

j {|

yffl

&

„ЙЙ

Ј4

/p

л

уда

„w/

it

«

„Ю/

л

«

да/

ЛЯ/

,flj/ 2i

ЖЙЯ x« ,

JB3I

x«

A if

if

фф Ј11 Ле Ат 1

Г

| j

l/l w

ГЖ..-..1

l

w

K,f:mJj+1 Pr &

AT Mf I

Фиг. &

«ss

1