SU682952A1 - Устройство дл контрол блоков посто нной пам ти - Google Patents

Description

1

Изобретение относитс  к области запоминающих устройств.

Известны устройства дл  контрол  блоков посто нной пам ти.

Одно из известных устройств содержит регистр числа, счетчик адреса, блок сравнени , логические элементы, блок управлени  {. Быстродействие этого устройства небольшое, область применени  узка .

Из известных устройств наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  контрол  блоков посто нной пам ти, содержащее блоки управлени , первые входы которых соединены соответственно со входом устройства и одним из выходов эталонного блока посто нной пам ти, а первые выходы - соответственно с первым и вторым входами блока сравнени , последовательно соединенные генератор импульсов, блок пуска и останова и распределитель синхроимпуль-сов . Первый и второй выходы последнего подключены соответственно ко вторым входам блоков управлени  и третьему входу блока сравнени . Устройство содержит также триггеры, выходы которых соединены со входами блока пуска и останова, и усилители 2.

При контроле блоков пам ти последовательно но всем адресам в случае, когда по

р ду адресов информаци  не записывалась, на выходных разр дных шинах блока пам ти могут наводитьс  помехи, привод щие к сбою, останову устройства и прекращению дальнейшего контрол . Кроме того, при различном конструктивном построении подвергаемых контролю блоков пам ти, св занных с унифицированным блоком управлени , контроль таких блоков пам ти невозможен из-за различи  в коммутации между блоками пам ти и блоком уцравлени . Все это сужает область применени  устройства.

Целью насто щего изобретени   вл етс  устранение указанных недостатков, а именно: расширение области применени  устройства путем обхода отдельных  чеек пам ти при контроле.

Поставленна  цель достигаетс  тем, что устройство содержит дополнительные триггеры , элементы И и коммутатор. Входы коммутатора подключены ко вторым выходам блоков управлени , а выходы - соответственно к выходу устройства и входу

эталонного блока посто нной пам ти, входы одного из элементов И соединены с выходами блока сравнени  и первого дополнительного триггера, а выход - с входом первого триггера. Одни из входов других

элементов И св заны соответственно с выходами второго и третьего дополнительных триггеров, другие входы - с третьим выходом распределител  синхроимпульсов, а выходы - соответственно со входом второго триггера, одними из входов нервого дополнительного триггера и третьими входами блоков управлени . Другие входы первого дополнительного триггера и счетные входы второго и третьего дополнительных триггеров подключены через усилители к другим выходам эталонного блока посто нной пам ти.

На чертеже представлена структурна  схема предложенного устройства.

Устройство содержит генератор 1 импульсов , блок 2 пуска и останова, распределитель 3 синхроимпульсов. Оно подключаетс  к контролируемому блоку 4 посто нной пам тп с выходными обмотками 5 информационных разр дов.

Устройство также содержит эталонный блок 6 посто нной пам ти с выходными обмотками 7 пиформацнонпых разр дов и двум  обмотками 8 и 9 дополнительных разр дов , коммутатор 10, блок И управлени  с дешифратором 12 программ и регистром

13числа, блок 14 управлени  с дешифратором 15 программ и регистром 16 числа, блок 17 сравнени , первый 18 и второй 19 триггеры, первый дополнительный триггер 20, элементы И 21-24, второй 25 и третий

26дополнительные триггеры и усилители

27и 28.

Первые выходы блоков управлени  подключены к первому и второму входам блока 17, входы коммутатора 10 - ко вторым выходам блоков управлени , а выходы - соответственно-к выходу устройства и входу блока 6. Входы элемента И 21 подключены к выходам блока 17 и триггера 20, а выход - ко входу триггера 18. Один из входов элементов И 22-24 соединены соответственно с выходами триггеров 25 и 26. Первый 29 и второй 30 выходы распределител  3 синхроимпульсов подключены соответственно к одним из входов блоков 11 и

14и третьему входу блока 17. Другие входы элементов И 22-24 соединены с третьим 31 выходом распределител  синхроимпульсов , а выходы - соответственно со входом триггера 19, одним из входов блоков управлени  И и 14, другие входы триггера 20 и счетные входы триггеров 27 и

28- с выходами блока 6.

Устройство дл  контрол  блоков посто нной пам ти работает следующим образом.

Перед запуском автоматического режима контрол  блок 4 подключаетс  к устройству (блок 6 также  вл етс  сменным в устройстве). При этом .элементы коммутатора 10 устанавливаютс  в положени , обеспечивающие коммутацию выходных щин дешифраторов программ 12 и 15 входными шипами блоков 4 и 6. Триггеры устройства , регистры числа, адресные счетчики

(счетчики программ и тактов) блоков управлени  11, 14 устанавливаютс  в нулевые состо ни .

При запуске блока 2 пуска и остаиова импульсы с генератора i импульсов поступают на вход распределител  3 импульсов, в котором формируютс  последовательности синхроимпульсов одинаковой частоты СИ1, СИ2, СИЗ, сдвинутые по фазе относительно друг друга.

Импульсы СИ1 с выхода 29 поступают на счетные входы счетчиков тактов (на чертеже не показаны) и в качестве импульсов «Обращение в блоки управлени  11, 14. Считанные по команде «Обрап ение коды чисел поступают с выходных обмоток 5 и 7 информационных разр дов блоков 4 и 6 на регистры 13 и 16 числа. При этом подготавливаютс  входы блока 17 сравнени .

При опросе блока сравнени  импульсами СИ2, поступающими с выхода 30 распределител  синхроимпульсов в случае неравенства кодов чисел, импульс с выхода блока сравнени  проходит через подготовленный триггером 20 элемент И 21 и поступает на вход «1 триггера 18. Переключенный в состо ние «1 триггер 18 запрещает прохождение импульсов с генератора 1. При этом элементы индикации счетчиков программ и тактов блоков 11 и 14 управлени  определ ют адрес числа, при обращении по которому произошел сбой, а визуальным поразр дным сравнением состо ний элементов индикации регистров числа определ етс  разр д числа контролируемого блока 4, в котором произошел сбой.

При равенстве кодов чисел, считанных при обращении но первому адресу, после автоматической установки «О регистров 13 и 16 числа последующими импульсами СИ1 осуществл етс  контроль кодов чисел по другим адресам (кодам счетчиков тактов).

При обращении к блоку 4 по последнему такту каждой программы с обмотки 8 дополнительного разр да снимаетс  сигнал «1, передаваемый через усилитель воспроизведени  27 на вход «О триггера 20, чем продолжаетс  подготовка потенциального входа элемента И 21. Этот же сигнал «1 с усилител  27 воспроизведени  устанавливает в состо ние «1 триггер 25. При этом вход элемента И 22 подготавливаетс  потенциалом с выхода триггера 25.

После опроса импульсом СИ2 блока 17 сравнени  и при отсутствии сбо  импульс СИЗ с выхода 31 проходит с распределител  3 через элемент И 22 в блоки 11 и 14 управлени  дл  установки в состо ние «О счетчиков тактов. Этот же импульс поступает на счетные входы счетчиков программ блоков управлени , чем осуществл етс  подготовка к обращению по тактам следующей программы. Одновременно импульс СИЗ с выхода элемента И 22 устанавливает состо ние «1 триггер 20.

При обращении к блоку 4 по иервому такту всех программ, начиБа  со второй, с обмотки 8 дополнительного разр да сиимаетс  сигнал «1, возвращающий триггеры 20 и 25 в состо ние «О, чем обеспечиваетс  останов при сбое и запрет элемента И 22 при дальнейшем контроле блока 4.

При наличии прерывани  в ирограммах, например, с программы до програмл1Ы включительно, необходимо отключить блок 2 при сбое. Дл  этого при обращении к блоку 4 по последнему такту программы - «1 сигналом «1, снимаемым с обмотки 8 дополнительного разр да, триггер 25 устанавливаетс  в состо ние «1. После опроса импульсом СИ2 импульсы СИЗ проход т через подготовительный элемент И 22 на установку в состо ние «1 триггера 20, а также в блоки управлени  11 и 14, на счетные входы счетчиков программ и входы установки «О счетчиков тактов. При этом вход элемента И 21 запрещен потенциалом с триггера 20, а счетчики программ блоков управлени  11 и 14 импульсами СИЗ последовательно перевод тс  к коду программ

При обращении к блоку 4 по первому такту программ «+1 сигналом «1, снимаемым с обмотки 8 дополнительного разр да, триггеры 20 и 25 возвращаютс  в состо ни  «О, чем обеспечиваетс  останов прп сбое и запрет элемента И 22 при дальнейшем контроле блока 4.

При наличии прерывани  в тактах некоторых программ, например с такта до такта включительно, необходимо отключить блок 2 при сбое. Дл  этого при обращении к блоку по такту «-1 с обмотки 9 дополнительного разр да снимаетс  сигнал «1, передаваемый через усилитель 28 воспроизведенн  на вход «О триггера 20 и на счетный вход триггера 26, переключа  его в состо ние «1. При этом вход элемента И 23 оказываетс  подготовительным потенциалом с триггера 26.

После опроса импульсом СИ2 блока 17 сравнени  и при отсутствии сбо  импульсы СИЗ с выхода 31 распределител  3 проход т через элемент И 23 на вход «1 триггера 20, чем обеспечиваетс  запрет элемеита И 21 и отключение блока 2 при сбое.

Последующими импульсами СИ1 с выхода 29 осуществл етс  последовательный переход счетчиков тактов блоков управлени  11 и 14 к коду такта «-|-1.

При обращении к блоку 4 по такту «+1 с обмотки 9 дополнительного разр да вновь снимаетс  сигнал «1, возвращающий в состо ние «О триггеры 20 и 26, чем обеспечиваетс  останов при сбое и запрет элемента И 23 при дальнейшем контроле блока 4.

При обращении к блоку 4 по последнему такту последней программы дл  фиксации окончани  автоматического контрол  блока

пам ти 4 и останова с обмоток 8 и 9 дополнительных разр дов снимаютс  сигналы «1, переключающпе в состо ние «1 триггеры 25 и 26. При этом входы элемента

И 24 подготавливаютс  потеицпаламн с выходов триггеров 25, 26. После опроса импз льсом СИ2 блока 17 сравнени  и прп отсутствии сбо  импульс СИЗ проходит через элемент И 24 и переключает в состо ние

«1 триггер 19, св занный с блоком 2. Прп переключении в состо ние «1 триггера 19 прекращаетс  поступление импульсов и генератора 1 и осуществл етс  останов автоматического контрол  блока 4. При этом

элементы индикации счетчиков тактов н программ блоков управлени  И и 14 определ ют коды последнего адреса,по которому производилось обращение к блоку 4, а элемент индикации останова - конец автоматического контрол  блока 4.

Описанное устройство позвол ет производить автоматический контроль р да блоков посто нной пам ти, пмеюп1,пх конструктивные особенности и отлпчающи.хс  коммутацией . Кроме того, расшир етс  область примеиени  устройства, позвол ющего пропзводить контроль блоков пам ти, имеющих прерывани  в адресах. Тем самым сокращаютс  и затраты труда, св занные с ручным

контролем блоков пам ти.

Claims (2)

1.Авторское свидетельство СССР № 413530, кл. G НС 29/00, 1972.

2.Авторское свидетельство СССР Ло 364967, кл. G ПС 29/00, 1971 (прототип ) .