SU1644091A1 - Временное программное устройство - Google Patents

Временное программное устройство Download PDF

Info

Publication number
SU1644091A1
SU1644091A1 SU884608327A SU4608327A SU1644091A1 SU 1644091 A1 SU1644091 A1 SU 1644091A1 SU 884608327 A SU884608327 A SU 884608327A SU 4608327 A SU4608327 A SU 4608327A SU 1644091 A1 SU1644091 A1 SU 1644091A1
Authority
SU
USSR - Soviet Union
Prior art keywords
ram block
input
output
trigger
inputs
Prior art date
Application number
SU884608327A
Other languages
English (en)
Inventor
Иван Владимирович Ильченко
Original Assignee
Производственное Объединение "Оснастка"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Производственное Объединение "Оснастка" filed Critical Производственное Объединение "Оснастка"
Priority to SU884608327A priority Critical patent/SU1644091A1/ru
Application granted granted Critical
Publication of SU1644091A1 publication Critical patent/SU1644091A1/ru

Links

Abstract

Изобретение относитс  к системам программного управлени  технологическими процессами и может быть использовано в устройствах, работающих по временной программе. Цель изобретени  - упрощение схемы устройства и увеличение количества программируемых временных уставок. Устройство содержит блок оперативной пам ти 1, блок управлени  2 с кнопками Запись, 0/1 и Считывание, RS- триггер 3, формирователь импульсов 4 2 ил

Description

Фиг. 2

Claims (1)

  1. Формула изобретения
    Временное программное устройство, содержащее блок оперативной памяти, блок управления с кнопками Запись, 0/1 и Считывание, первый выход которого соединен с информационным входом блока оперативной памяти, второй и третий выходы которого соединены с входами управления записью блока оперативной памяти, о т л и ч а ю Щ е е с я тем, что, с целью упрощения устройства и увеличения количества программируемых временных уставок, в него дополнительно введены RS-триггер и формирователь импульсов, выход которого соединен с R-входом RS-триггера, а вход соединен с младшим разрядом адресного входа блока оперативной памяти, причем адресные входы блока оперативной памяти являются входами сигнала времени в тринадцатиразрядном коде, выход блока оперативной памяти соединены с Sвходом RS-триггера.
    Фиг. 2
SU884608327A 1988-11-23 1988-11-23 Временное программное устройство SU1644091A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884608327A SU1644091A1 (ru) 1988-11-23 1988-11-23 Временное программное устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884608327A SU1644091A1 (ru) 1988-11-23 1988-11-23 Временное программное устройство

Publications (1)

Publication Number Publication Date
SU1644091A1 true SU1644091A1 (ru) 1991-04-23

Family

ID=21410650

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884608327A SU1644091A1 (ru) 1988-11-23 1988-11-23 Временное программное устройство

Country Status (1)

Country Link
SU (1) SU1644091A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 875500, клс Н 01 Н 43/00, 1980 Мальцева Л,Ас,, Фрайберг ЭСМ , Ямпольский B.C. Основы цифровой техники, - И,: Радио и св зь, 1986, *

Similar Documents

Publication Publication Date Title
DE68926936T2 (de) Vorrichtung und Technik für Burstprogrammierung
KR840006851A (ko) 데이타 자동연속 처리회로
DE3175864D1 (en) Pacemaker utilizing microprocessor dma for generating output pulse sequences
SU1644091A1 (ru) Временное программное устройство
CA2022586A1 (en) Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories
EP0354590A3 (en) Instruction buffer for a microcomputer
JPS57209503A (en) Sequence controller
KR960018899A (ko) 읽기변환쓰기기능을 가지는 메모리 모듈
SU656078A1 (ru) Устройство дл считывани информации с двухпозиционных датчиков
SU1277120A1 (ru) Устройство дл коммутации периферийных устройств
RU2117978C1 (ru) Программируемое устройство для логического управления электроприводами и сигнализацией
SU1473087A1 (ru) Дешифратор врем импульсных кодов
SU1188889A1 (ru) Устройство дл определени направлени вращени диска
SU1277164A1 (ru) Устройство дл сжати информации
JPS5654678A (en) Memory control system
JPS6425257A (en) Memory controller
SU1288705A1 (ru) Устройство дл распределени ресурсов пам ти в вычислительном комплексе
SU1425789A1 (ru) Устройство дл формировани теста оперативной пам ти
SU1242945A1 (ru) Микропрограммное устройство управлени
SU1562918A1 (ru) Логический анализатор
SU1571677A1 (ru) Устройство дл программировани ПЗУ
SU1494007A1 (ru) Устройство адресации пам ти
SU503297A1 (ru) Рециркул ционное запоминающее устройство
SU1183956A1 (ru) Устройство дл сортировки информации
SU1198570A1 (ru) Запоминающее устройство