SU1640698A1 - Устройство дл контрол счетной программы - Google Patents
Устройство дл контрол счетной программы Download PDFInfo
- Publication number
- SU1640698A1 SU1640698A1 SU884622388A SU4622388A SU1640698A1 SU 1640698 A1 SU1640698 A1 SU 1640698A1 SU 884622388 A SU884622388 A SU 884622388A SU 4622388 A SU4622388 A SU 4622388A SU 1640698 A1 SU1640698 A1 SU 1640698A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- outputs
- input
- group
- elements
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в устройствах отладки программ и устройствах контрол правильности выполнени программ ЦВМ„ Целью изобретени вл етс расширение функциональных возможностей устройства . Цель достигаетс за счет того, что в блоке выделени интервала выходы четных блоков элементов И третьей и четвертой групп соединены с входами элементов ИЛИ соответственно второй и первой групп. Устройство позвол ет контролировать сложные операторы, вычисл ющие полимодальные функции внутри интервала эталонных значений„ 2 ило
Description
Изобретение относитс к вычислительной технике и может быть исполь- зовано в устройствах отладки программ , устройствах контрол правильности выполнени программ ЦВМ0
Цель изобретени - расширение функциональных возможностей устройства за счет контрол сложных операторов, вычисл ющих полимодальные функции внутри интервала эталонных значенийо
На фиг01 представлена схема дл контрол счетной программы; на схема бло.ка выделени интервала
Устройство содержит адресный ), первый 2| и второй 22 информационные входы, регистры 3, 4, первую 5 и вторую 6 схемы сравнени , первый 7 и второй 8 формирователь импульса, регистр 9, триггер 10, элемент ИИ, третий элемент 12 задержки, элемент ИЛИ 13, элемент И 14, блок 15 выделени интервала, выход 16 ошибки функции и выход 17 ошибки аргумента
Блок 15 выделени интервала содержит регистр 18 аргумента, группу регистров 19 эталонных значений аргумента , первую и вторую группы блоков элементов И 20, 21, триггер 22, группу схем 23 сравнени , группу элементов И 24, элемент ИЛИ 25, группу регистров 26 значений функции, третью, четвертую и п тую группы блоков элементов И 27 - 29, первую и вторую группы элементов ИЛИ 30, 31, регистры верхней 32 и нижней 33 границы интервала, первую 34 и вторую 35 схемы сравнени .
Устройство контролирует сложные операторы, вычисл ющие полимодальные функции, начальный участок которых (до первого экстремума) вл етс монотонно возрастающимо Эталонные зна-, чени функции задаютс в точках эк (Л
с
сь 4
о
ОЭ
со оо
стремумово Дл того, чтобы данное усройство можно было использовать дл контрол сложных операторов, вычис- ЛЯЮ1ЦИХ полимодальные функции с моно- тонно убывающим начальным-участком, достаточно в регистры эталонных значений функции записать ичпертирован- ные значени , а на вход регистра 9 подать инвертированное значение полученной функции f(X)о
Устройство работает следующим об- разомо
В исходном состо нии в регистр 3 записано значение кода счетчика команд ЦВМ, при котором производитс контролируема операци , в регистр 4 записано значение кода счетчика команд ЦВМ ,при котором производитс вычисление аргумента дл контролируемой функции, в регистрах эталонных значений аргументов записаны эталонные значени аргумента функции, в регистрах значений функций записаны соответствующие расчетные значени функции, остальные регистры и триггеры устройства обнулены,,
Значение адреса счетчика команд ЦВМ поступает по входу 1 на схемы 5 и 6 сравнени о При совпадении этого значени с кодом, записанным в регистре 4, на выходе схемы 6 сравнени по вл етс импульс, который поступает на вход элемента 8 задержки и на синхровход блока 15 выделени интервалао По информационному входу блока выделени интервала 15 значение аргумента функции f(X), поступающее по входу 2 2, записываетс в регистр аргумента 18„ Содержимое регистра аргумента 18 и регистров эталонных значений аргумента 9f - 19 через соответствующие группы блоков элементов И (первую и вторую) 20 и 21, открывающиес при поступлении синхроимпульса на вход триггера 22, перевод щего его в единичное состо ние, поступает на соответствующие схемы сравнени 23 - 23ц В случае, если значение аргумента выходит за границы допустимого интервала изменени , на соответствующи выходах схем 23 ц по витс единичный сигнал, который, проход че рез элемент ИЛИ 25, поступает на выход 17 ошибки аргумента,, В противном случае единичный сигнал по витс на
i.
выходе Равно k-й схемы 23 сравнени (k 1,N), если содержимое регистра 18 аргумента совпадает с со . держимым k-ro регистра эталонных знч чений аргумента 1 ,
X X эт к.
или на выходах Больше тех схем 23 сравнени , содержимое соответствующих регистров 19 эталонных значений аргумента которых больше содержимого регистра 18 аргумента, ТОР.„
X X 9Т , и на выходах Меньше остальных схем
23 сравнени Единичный сигнал по ш-п с на выходе того элемента И группы 24к (1 k N-1), входы которого подключены к схемам 23 к и 23 «-и сравнени , соответствующим регистрам 19 к
0 и 19Ки , содержимое которых соответственно меньше и больше содержимого регистра 18 аргумента, т„е.
Х X; Хк., X или ХК41.
В первом случае единичный сигнал с выхода Равно k-й схемы 23 к сравнени открывает соответствующий блок элементов И п той группы 29ц и разре шает передачу содержимого регистра
значений функции 26 через первую и вторую группы элементов ИЛИ -30 и 31 в регистры 32 и 33 верхней и нижней границы интервала и далее на входы соответствующих схем 34 и 35 сравнени о
0
5
0
5
Во втором случае единичный сигнал с выхода блока k-ro элемента И группы 24 к открывает соответствующие блоки элементов И третьей и четвертой группы 27 и 28ки разрешает передачу содержимого регистров 26 к и 26К4) значени функции через соответствующую группу элементов ИЛИ в регистр 32 нижней границы интервала и в регистр 33 верхней границы интервала а далее на входы соответствующих схем 34 и 35 сравнени „
Импульс, задержанный в элементе 8 задержки, поступает на единичный вход триггера 10 и устанавливает его в единичное состо ние,, С триггера 10 высокий потенциал поступает на первый вход элемента И 11«
При совпадении значени кода адреса счетчика команд со значением,записанным в регистре 3, что означает момент начала выполнени в программе контролируемой операции, импульс по вл етс на выходе схемы 5 сравнени Этот импульс, задержива сь в элементе 7 задержки на врем выполнени контролируемой операции, поступает на второй вход элемента И 11, а также на управл ющий вход регистра 9, открыва его и разреша запись значени полученной функции f(X) с первого информационного входа 2 устройства в регистр 9 о Если на входах элемента И 1I единичные сигналы,что соответствует наличию в регистре 9 значени функции f (X) и наличию значений интервала в регистрах 32 и 33, то на выходе элемента И 11 по вл етс импульс, поступающий на вход элемента 18 задержки, на вход обнулени триггеров 0, 22, а также на управл ющие входы схем 34 и 35 сравнени 0 В схеме 34 сравнени производитс опраци сравнени полученного значени функции f(X) со значением нижней границы интервала0 Если значение функ- значени нижней гра- то на выходе схемы
поступа В схеме
ции f(X) меньше
ницы интервала,
сравнени по вл етс сигнал,
щий на вход элемента ИЛИ 130
35 сравнени производитс операци сравнени полученного значени функ- ции f(X) со значением верхней границы интервала Если f(X) больше значени верхней границы интервала, то на выходе схемы 35 сравнени по вл етс сигнал, поступающий на вход элемента ИЛИ 13о Импульс, задержанный в элементе 12 на врем операции сравнени , поступает на вход элемента И 14, Если на выходе одной из схем 34, ЗЬ сравнени присутствует сигнал, то он,, про ход через элементы ИЛИ 13, И 14, поступает на выход 1Ь ошибки функции,,
Claims (1)
- Формула изобретениУстройство дл контрол счетной программы, содержащее три регистра, две схемы сравнени , два формировател импульса, триггер, два элемента И, элемент задержки, элемент ШВ-1,бло выделени интервала, причем адресный вход устройства подключен к первым входам первой и второй схем сравнени , вторые входы которых подключены к выходам соответственно первого и второго регистров, выход первой схемы сравнени через первый формирователь импульсов подключен к первому входу первого элемента И и входу раз05050 5 о505решени третьего регистра, информационный вход которого вл етс входом задани значени функции устройства , а выход подключен к первому информационному входу блока выделени интервала, второй информационный вход которого вл етс входом задани значени аргумента устройства, выход второй схемы сравнени подключен к синхровходу блока выделени интервала и через второй формирователь импульса - к единичному входу триггера , нулевой вход которого подключен к выходу первого элемента И и строби- рующему вхрду блока выделени интерзала , а выход триггера подключен к второму входу первого элемента И, выход которого через элемент задержки подключен к первому входу второго элемента И, второй вход которого подключен к выходу элемента ИЛИ, а выход второго элемента И вл етс первым контрольным выходом устройства, первый и второй выходы блока выделени интервала подключены к входам элемента ИЛИ, третий выход блока выделени интервала вл етс вторым контрольным выходом устройства, блок выделени интервала содержит регистр аргумента, группу регистров эталонных значений аргумента, п ть групп блоков элементов И, триггер, группу схем сравнени , группу элементов И, группу регистров значени функции, две группы элементов ИЛИ, регистр нижней границы интервала , регистр верхней границы интервала , элемент ИЛИ, две схемы сравнени , причем выходы регистра аргумента подключены к первым входам блоков элементов И первой группы, выходы которых подключены к первым входам схем сравнени группы, выходы регистров эталонах значений подключены к первым входам соответствующих блоков элементов И второй группы, выходы которых подключены к вторым входам схем сравнени группы, выход триггера блока выделени интервала подключен к вторым входам блоков элементов И первой и второй групп, выход Меньше первой схемы сравнени группы подключен к первому входу элемента ИЛИ, выход Больше N-й схемы сравнени группы подключен к второму входу элемента ИЛИ, блока выделени интервала,, выходы Меньше k-й схемы сравнени (k 2,N) подключены к первым входам элементов И группы, вторые входы ко-1торых подключены к выходам Больше (k-l)-ft схемы сравнени , а выходы - к вторым входам третьего и четвертого блоков элементов И группы, выходы Равно схем сравнени группы подключены к первым входам блоков элементов И п той группы, вторые входы которых подключены к выходам регистров значений функции, а выходы подключены к входам элементов ИЛИ первой и второй групп, выходы которых подключены к входам регистра нижней границы интервала и регистра верхней границы интервала соответственно, выходы которых подключены к первым входам первой и второй схем сравнени соответственно, выходы первого регистра значени функции подключены к второй группе входов первого блока элементов И третьей группы, выходы которого подключены к входам элементов ИЛИ первой группы, выходы N-ro регистра значени функции подключены к второй группе входов (N-1)-го блока эле- .ментов И четвертой группы, выходы которого подключены к входам второй группы элементов ИЛИ, если N - четное , выходы г-го регистра значени функции (г 2, N-1) подключены к вто рым входам соответствующих блоков55 00элементов И третьей и четвертой групп, выходы нечетных блоков элементов И третьей и четвертой групп подключены к входам элементов ИЛИ первой и второй групп соответственно, синхровход устройства подключен к единичному входу триггера, вход установки устройства подключен к нулевому входу триггера и к управл ющим входам схем срав-г нени группы, вход регистра аргумента вл етс первым информационным входом блока, второй информационный вход блока подключен к вторым входам первой и второй схем сравнени , выходы которых вл ютс соответственно первым и вторым выходами ошибки блока выделени интервала, выход элемента ИЛИ вл етс третьим выходом ошибки блока выделени интервала отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет контрол сложных операторов, вычисл ющих значени полимодальных функций внутри интервала эталонных значений, в блоке выделени интервала выходы четных блоков элементов И третьей и четвертой групп подключены к входам элементов ИЛИ соответственно второй и первой группо16Фиг.1am 6, .от 11
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884622388A SU1640698A1 (ru) | 1988-10-10 | 1988-10-10 | Устройство дл контрол счетной программы |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884622388A SU1640698A1 (ru) | 1988-10-10 | 1988-10-10 | Устройство дл контрол счетной программы |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1640698A1 true SU1640698A1 (ru) | 1991-04-07 |
Family
ID=21416095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884622388A SU1640698A1 (ru) | 1988-10-10 | 1988-10-10 | Устройство дл контрол счетной программы |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1640698A1 (ru) |
-
1988
- 1988-10-10 SU SU884622388A patent/SU1640698A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1418719, кл. G 06 F 11/28, 1987„ Авторское свидетельство СССР № 1527637, кло G 06 F 11/28, 1988„ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1640698A1 (ru) | Устройство дл контрол счетной программы | |
SU1615725A1 (ru) | Устройство дл контрол хода программы | |
SU1527637A1 (ru) | Устройство дл контрол счетных программ | |
SU1213480A1 (ru) | Устройство дл контрол микропроцессорной системы | |
SU1179375A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
SU1383374A1 (ru) | Устройство дл контрол интерфейса ввода-вывода | |
SU1462325A1 (ru) | Устройство дл контрол последовательности выполнени модулей программ | |
SU1418699A1 (ru) | Устройство дл поиска информации на перфоленте | |
SU1381429A1 (ru) | Многоканальное устройство дл программного управлени | |
SU1612269A1 (ru) | Устройство регистрации информации с координатной камеры | |
SU1515176A1 (ru) | Устройство дл контрол температуры | |
SU1363221A1 (ru) | Устройство дл отладки программ | |
SU1339588A1 (ru) | Устройство дл обработки информации при составлении комплектов деталей | |
SU1161945A1 (ru) | Устройство дл визуального контрол пульта электронной вычислительной машины | |
SU1228106A1 (ru) | Устройство дл контрол считываемой информации | |
SU1193679A1 (ru) | Устройство дл контрол логических блоков | |
RU1807448C (ru) | Устройство дл программного управлени | |
SU1251352A1 (ru) | Устройство дл мажоритарного выбора сигнала | |
SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU1642463A1 (ru) | Устройство дл определени экстремальных чисел | |
SU1254482A1 (ru) | Устройство дл формировани адреса команд | |
SU1280636A1 (ru) | Устройство дл отладки программ | |
SU1508222A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
RU1784981C (ru) | Устройство дл контрол последовательности прохождени сигналов | |
SU1456963A1 (ru) | Устройство дл сопр жени ЭВМ с общей магистралью |