SU1626341A1 - RS-триггер - Google Patents

Abstract

Изобретение относитс  к импульсной технике, в частности к устройствам с двум  устойчивыми состо ни ми. Цель изобретени  -уменьшение потребл емой мощности повышение быстродействи  и уменьи. ение занимаемой площади при реализации на кристалле. RS-триггер содержит первый и второй многоэмиттерные п - р - п-транзисторы , фазоинвертирующий п - р - п-тр н- зистор, транзисторный ключ с общим эмиттером, эмиттерный повторитель и резистор . Введение токового зеркапа (отражател  тока) на р - п - р-транзисторэх позвол ет уменьшить потребл емую мощность за счет ее снижени  в единичном состо нии увеличить быстродействие за счет уменьшени  задержки цепи обратной св зи и уменьшит ь занимаемую площадь при реализации на кристалле, так как токовое зеркало занимает небольшую площадь. 1 ил (Л С

Description

Изобретение относитс  к импульсной технике, в частности к устройствам с двум  устойчивыми состо ни ми.

Цель изобретени  - уменьшение потребл емой мощности, повышение быстродействи  и уменьшение занимаемой площади при реализации на кристалле.

На чертеже приведена принципиальна  электрическа  схема RS-триггера

RS-триггер содержит первый и второй многоэмиттерные п - р - п-транзисторы 1,2, эмиттеры которых соединены соответстве- но с S-входами З и R-входами 4, фазорас- щепл ющий п - р - п-транзистор 5, ключ с общим эмиттером 6 и эмиттерный повторитель 7 на п - р - n-транзисторе, токовое зеркало 8 на р-п- р-транзисторах, коллектор транзистора 6 соединен с одним из эмиттеров транзистора 2, коллектор которого соединен с базой транзистора 7, база транзистора 2 через резистор 9 соединена с

входным выводом 10 токового 3C|-Kanj 8 общий вывод 11 которого соединен с шиной 12 питани , а выходной вывод 13 токооого зеркала 8 соединен с базой транзистора 1, эмиттер транзистора 5 соединен с базой транзисторного ключа 6 Komei-тор ютсро- го соединен с выходом 14 RS-триггера и выходом эмиттерного повторитеп  RS-триггер работает следующим образом .

Допустим, в исходном состо нии на входах 3 и 4 высокие уровни напр жений, а транзистор 5 и транзисторный ключ б закрыты и на выходе 14 высокий уровень напр жени . Однако тока базы эмиттерного повторител  7 практически нет, поэтому нет и -тока эмиттера, так как транзистор 6 закрыт , Это возможно только в том случае, если нагрузка включена между шиной 12

о го о со

4

--А

питани  и выходом 14. Включать нагрузку между выходом 14 и общей шиной нельз , потому что триггер в противном случае будет иметь только одно устойчивое состо ние . Поскольку на входах 4 высокие уровни напр жений и ток базы эмиттерного повторител  7 оаьен нулю, то ток через резистор 9 и пходной вывод 10 токового зеркала 8 также отсутствует. Поэтому выходной ток токового зеркала 8 также равен нулю, что позвол ет транзистору 5 быть закрытым.

Если в исходном состо нии один из входов 3 (входы S) замыкать на общую шину, то RS-триггер своего состо ни  не изменит. В

исходном состо нии все транзисторы RS- закрнты и он практически не по тпебпчег энерши от источника питани .

Если один из пы/.одов 1 (входы R) соединить в общей тиной, то возникает шк через M /I, В .во, 10 токового  еркалг 8, рези- г.гор 9 и одич и .геттеров транзистора 2 Зто пш Г-одит к по влению выходного гокэ гч оп-ч с р ла 8 через выходной вывод 13, который через пр мосмещенный коллекторный переход транзистора 1 откроет транзистор 5. а значит и транзисторный ключ 6 На пиходе 14 установитс  низкий уровень напр жени . Одновременно протекает ток черпз коллектор транзистора 5, один из эмиттеров транзистора 2, поэтому ток через резистор 9 протекает и после того, как один из нчодов отключен от общей шины , и поддерживает ток через токовое зеркало , а значит транзистор 5 и транзисторный ключ 6 остаютс  в открытом состо нии, что определ ет устойчивость второго состо ни  RS-триггера.

В этом состо нии замыкание входов 4 на общую шину уже не приводит к изменению состо ни  триггера.

Если во втором устойчивом состо нии один из входов 3 соединить с обшей шиной , то транзистор 1 переключитс  из инверсного состо ни  в состо ние насыщени  Это приводит к закрыванию транзистора 5, поэтому транзистор 2 переключаетс  в инверсный режим и возникает ток базы транзистора эмиттерного повторител  7 Последний открываетс  и током эмиттера перезар жает выходные емкости нагрузки и завершает процесс рассасывани  носителей в базе закрывающегос  транзисторного ключа 6, После восстановлени  высокого уровн  на выходе 14 ток базы эмиттерного повторител  7 уменьшаетс  до нул , что приводит к закрыванию транзисторов токового зеркала 3. ток через базу транзистора 1 уменьшаетс  до нул  и RS- триггер переключен в исходное состо н ле.

После установлени  на входах 3 высоких уровней транзистор 5 и транзисторный ключ 6 остаютс  закрытыми, потому, что нет тока через токовое зеркало 8.

Таким образом, подачей низких уровней на S- или R-входы RS-триггер может быть переключен в одно из двух устойчивых состо ний. Врем  переключени  предлага0 емого RS-триггера определ етс  временем переключени  только одного ТТЛ логического элемента. Транзисторы токового зеркала работают в линейном режиме, поэтому врем  их переключени  меньше, чем врем 

5 переключени  насыщенных транзисторов ТТЛ-элемента.

В исходном состо нии RS-триггер практически не потребл ет энергии, что повышает экономичность

0RS-триггер может быть выполнен по бипол рной ТТЛ-технологии, при этом токовое зеркало выполн етс  на горизонтальных р - п - р-транзисторах (следует отметить, что требовани  к коэффици5 енту передачи тока базы в р - п - р- транзисторах токового зеркала не высоки, потому что общий коэффициент передачи токового зеркала может быть значительно меньше единицы, поэтому горизонтальна 

0 структура р - п - р-транзисторов вполне приемлема). Токовое зеркало занимает на кристалле небольшую площадь. Это позвол ет уменьшить общую, занимаемую RS- триггером, площадь в схемах с высокой

5 степенью интеграции

Claims (1)

1. Формула изобретени  RS-григгер, содержащий перпый много- эмиттерныи п - р - n-транзистор, эмиттеры которого соединены с S-входами, коллектор

   0 подключен к базе фазорасщепл ющего п - о - n-транзистора, эмиттер которого соединен с базой транзисторного ключа с общим эмиттером, коллектор которого соединен с выходом триггера и выходом эмиттерного

   5 повторител , второй многоэмиттерный п - р л-трандистор эмиттеры которого подключены к R-входам, а база соединена с первым выводом резистора, отличающийс  гем, что, с целью уменьшени  потребл емой

   0 мощности, повышени  быстродействи  и уменьшени  занимаемой площади при реализации на кристалле, в него введено токовое зеркало (отражатель тока) на р - п - р-гранзисторах, общий вывод которого сое5 динен с шиной питани , входной вывод соединен с вторым выводом резистора, а выходной вывод подключен к базе первого многоэмиттерного п. - р - п-транзистора, база эмиттерного повторител  соединена с коллектором второго многоэмиттерного п 516263416

   р - n-транзистора, один из эмиттеров кото- л ющего п - р - п-транэистора выходного рого соединен с коллектором фазорасщеп- инвертора.