SU1622927A1 - Device for shaping pulse trains - Google Patents
Device for shaping pulse trains Download PDFInfo
- Publication number
- SU1622927A1 SU1622927A1 SU894631182A SU4631182A SU1622927A1 SU 1622927 A1 SU1622927 A1 SU 1622927A1 SU 894631182 A SU894631182 A SU 894631182A SU 4631182 A SU4631182 A SU 4631182A SU 1622927 A1 SU1622927 A1 SU 1622927A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- block
- input
- inputs
- output
- control unit
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение может быть использовано в многоканальных устройствах передачи сигналов цифровой информации по проводным лини м св зи. Целью изобретени вл етс повышение достоверности, передаваемой информации. Устройство дл формировани последовательностей импульсов содержит генератор 4 тактовых импульсов , блоки 5, 6 элементов И, блок 8 регистров, элемент ИЛИ 7, блок 3 триггеров, блок 10 управлени . Дл достижени поставленной цели в устройство введены блок 2 триггеров. Блок 10 управлени выполнен на дешифраторе, счетчике 13 импульсов. RS-триггере 12 и элементе И 11. Изобретение позвол ет исключить искажени информации , поступающей на вход устройства, за счет того, что нова информаци , поступивша в процессе передачи, полностью передаетс на выход устройства только в следующем цикле работы блока управлени . 1 з.п. ф-лы, 1 ил.The invention can be used in multichannel digital information signaling devices over wired communication lines. The aim of the invention is to increase the reliability of the transmitted information. A device for generating pulse sequences contains a generator of 4 clock pulses, blocks 5, 6 elements AND, block 8 registers, element OR 7, block 3 triggers, block 10 controls. To achieve this goal, a block of 2 triggers is entered into the device. The control unit 10 is configured on a decoder, a pulse counter 13. RS flip-flop 12 and element 11. The invention allows to eliminate distortion of information received at the input of the device, due to the fact that the new information received during the transfer process is completely transmitted to the output of the device only in the next cycle of operation of the control unit. 1 hp f-ly, 1 ill.
Description
Изобретение относится к импульсной технике и может быть использовано в многоканальных устройствах передачи сигналов цифровой информации по проводным линиям связи,The invention relates to a pulse technique and can be used in multichannel devices for transmitting digital information signals over wired communication lines,
Целью изобретения является повышение достоверности передаваемой информации.The aim of the invention is to increase the reliability of the transmitted information.
На чертеже представлена функциональная схема устройства для формирования последовательностей импульсов.The drawing shows a functional diagram of a device for forming sequences of pulses.
Устройство для формирования последовательностей импульсов содержит входные шины 1, блоки 2 и 3 триггеров, генератор 4 тактовых импульсов, блоки 5 и 6 элементов 14, элемент ИЛИ 7, блок 8 регистров, выходные шины 9, блок 10 управления, который содержит элемент И 11, триггер 12, счетчик 13 импульсов и дешифратор 14, причем шины 1 устройства соединены с С-входами блоков 2 и 3 триггеров, инверсные выходы блока 2 триггеров соединены со вторыми входами блока 5 элементов И, выходы которого соединены с R-входами блока 3 триггеров, выходы которого соединены с D-входами блока 8 регистров и с входами элемента ИЛИ 7, выход которого соединен с вторым входом блока 10 управления, первый выход которого соединен с R-входами блока 2 триггеров и С-входами блока 8 реги стров, выходы которого соединены с первыми входами блока 6 элементов И. выходы которого являются выходными шинами 9 устройства, а вторые входы блока 6 элементов И соединены с вторым выходом блока 10 управления, третий выход которого соединен с первыми входами блока 5 элементов И, выход генератора 4 тактовых импульсов соединен с Е-входом дешифратора 14 и Свходом счетчика 13 импульсов, первый, второй и третий выходы которого соединены с соответствующими входами дешифратора 14, первый, второй, третий выходы которого являются соответственно первым, вторым и третьим выходами блока 10 управления, а четвертый выход дешифратора 14 соединен С R-входом триггера 12 и с первым входом элемента И 11, второй вход которого является вторым входом блока 10 управления, а выход элемента И 11 соединен с S-входом триггера 12, инверсный выход которого соединен с R-входом счетчика 13 импульсов.A device for generating sequences of pulses contains input buses 1, blocks 2 and 3 of triggers, a clock generator 4, blocks 5 and 6 of elements 14, an OR element 7, a block of 8 registers, output buses 9, a control unit 10 that contains an And 11 element a trigger 12, a pulse counter 13 and a decoder 14, wherein the device buses 1 are connected to the C-inputs of trigger blocks 2 and 3, the inverse outputs of trigger block 2 are connected to the second inputs of AND block 5, the outputs of which are connected to the R inputs of trigger block 3, the outputs of which are connected to the D-inputs lock 8 registers and with the inputs of the element OR 7, the output of which is connected to the second input of the control unit 10, the first output of which is connected to the R-inputs of the block 2 triggers and C-inputs of the block 8 registers, the outputs of which are connected to the first inputs of the block 6 of elements AND the outputs of which are the output buses 9 of the device, and the second inputs of the block of 6 elements And are connected to the second output of the control unit 10, the third output of which is connected to the first inputs of the block 5 of elements And, the output of the clock generator 4 is connected to the E-input of the decoder 14 and Gatepulse counter 13, the first, second and third outputs of which are connected to the corresponding inputs of the decoder 14, the first, second, third outputs of which are the first, second and third outputs of the control unit 10, and the fourth output of the decoder 14 is connected to the R-input of the trigger 12 and with the first input of the element And 11, the second input of which is the second input of the control unit 10, and the output of the element And 11 is connected to the S-input of the trigger 12, the inverse output of which is connected to the R-input of the counter 13 pulses.
Устройство работает следующим образом.The device operates as follows.
На С-входы триггеров блоков 2 и 3 по шинам 1 поступают импульсы из синхронного потока, которые устанавливают на соответствующих выходах блока 2 триггеров нулевой уровень, а на выходах блока 3 триггеров единичный уровень. При этом единим ный уровень проходит через элемент ИЛИ 7 на первый вход элемента И 11 блока 10, на втором входе которого в исходном состоянии присутствует единичный уровень. Сигнал с выхода элемента И 11 поступает на S-вход триггера 12. При этом на инверсном выходе триггера 12 появляется нулевой уровень. который поступает на R-вход счетчика и позволяет последнему начать счет импульсов с генератора 4. Сигналы, поступающие с выходов счетчика 13 импульсов на входы дешифратопа 14, стробируются по Евходу тактовыми импульсами. В результате на выходах дешифратора 14 поочеоедно появляется последовательность импульсов. По импульсу с второго выхода дешифратора сбрасываются триггеры блока 2, информация с выходов блока 3 триггеров переписывается в блок 8 регистров и поступает на первые входы блока 6 элементов И. По импульсу с третьего выхода дешифратора 14, поступающему на вторые входы элементов И блока с, формируются выходные импульсы на шина/. 9 у< , эойства. Импульс с четвертого выхода дешифратора 14 поступает через блок 5 эле.ментов И на R-входы триггеров блока 3, обнуляя выходы этих триггеров, Формирование импульсов на выходе дешифратор” 14 прекращается после появления импу/.оса на его пятом выходе, который сбрасывает триггер 12. обеспечивая сброс счетчика 13 в исходное состояние.The C-inputs of the triggers of blocks 2 and 3 via buses 1 receive pulses from the synchronous stream, which set the corresponding outputs of the block 2 of triggers to zero, and the outputs of the block 3 of triggers a single level. In this case, a single level passes through the OR element 7 to the first input of the AND element 11 of block 10, at the second input of which a single level is present in the initial state. The signal from the output of the element And 11 is fed to the S-input of the trigger 12. In this case, a zero level appears at the inverse output of the trigger 12. which arrives at the R-input of the counter and allows the latter to start counting pulses from generator 4. The signals coming from the outputs of the counter 13 pulses to the inputs of the decoder 14 are clocked by Evkhod. As a result, at the outputs of the decoder 14, a sequence of pulses appears alternately. The impulses from the second output of the decoder are reset by the triggers of block 2, the information from the outputs of the block 3 of the triggers is copied to the block 8 of the registers and fed to the first inputs of the block of 6 elements I. The pulse from the third output of the decoder 14, coming to the second inputs of the elements AND of the block c, output pulses to the bus. 9 y <eoyosti. The pulse from the fourth output of the decoder 14 enters through block 5 of elements. And to the R-inputs of the triggers of block 3, resetting the outputs of these triggers, Pulse generation at the output of the decoder ”14 stops after the appearance of the impu / .os at its fifth output, which resets trigger 12 . providing resetting of counter 13 to its initial state.
Если информация с выхода блока 3 триггеров переписана в блок 8 регистров, а на С-входы триггеров блоков 2 и 3 поступают импульсы из асинхронного потока, то на выходах соответствующих триггеров блока 2 устанавливается нулевой уровень, поступающий на первые входы блока 5 элементов И. Нулевой уровень на первых входах блока 5 элементов И запрещает прохождение импульса с четвертого выхода дешифратора 14 на R-входы соо аегствующих триггеров блока 3. При этом на выходе элемента ИЛИ 7 остается единичный уровень. По окончании импульса с пятого выхода дешифратора 14. который устанавливает триггер 12 и счетчик 13 в исходное состояние, с выхода элемента И 11 на Г вход триггера 12 поступает единичный уровень, который переводит триггер 12 в рабочее состояние и процесс передачи информации на выход устройства, принятой во время предыдущего процесса, повторяется.If the information from the output of block 3 of triggers is rewritten into block 8 of registers, and pulses from the asynchronous stream are sent to the C-inputs of triggers of blocks 2 and 3, then the outputs of the corresponding triggers of block 2 are set to the zero level, which goes to the first inputs of block 5 of the elements I. Zero the level at the first inputs of the block of 5 elements AND prohibits the passage of a pulse from the fourth output of the decoder 14 to the R-inputs of the corresponding triggers of block 3. At the same time, at the output of the element OR 7 remains a single level. At the end of the pulse from the fifth output of the decoder 14. which sets the trigger 12 and counter 13 to the initial state, from the output of the element And 11 to the input of the trigger 12 receives a single level, which puts the trigger 12 in working condition and the process of transmitting information to the output of the device during the previous process, repeated.
Таким образом, в данном устройстве для формирования последовательностей импульсов обеспечивается достоверность передаваемой информации за счет того, что информация, принятая в процессе работы блока управления, не искажается в блоке триггеров и передается на выход устройства в следующем цикле работы блока управления,Thus, in this device for generating sequences of pulses, the reliability of the transmitted information is ensured due to the fact that the information received during the operation of the control unit is not distorted in the trigger unit and transmitted to the output of the device in the next cycle of operation of the control unit,
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894631182A SU1622927A1 (en) | 1989-01-04 | 1989-01-04 | Device for shaping pulse trains |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894631182A SU1622927A1 (en) | 1989-01-04 | 1989-01-04 | Device for shaping pulse trains |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1622927A1 true SU1622927A1 (en) | 1991-01-23 |
Family
ID=21419976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894631182A SU1622927A1 (en) | 1989-01-04 | 1989-01-04 | Device for shaping pulse trains |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1622927A1 (en) |
-
1989
- 1989-01-04 SU SU894631182A patent/SU1622927A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР Nfc 1368957, кл. Н 03 К 3/64, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1622927A1 (en) | Device for shaping pulse trains | |
SU1368957A1 (en) | Device for shaping pulse sequences | |
SU497736A1 (en) | Reverse device in the intersymbol distortion corrector | |
SU1345322A1 (en) | Device for shaping code sequences | |
SU1175019A1 (en) | Generator of delayed pulses | |
SU741441A1 (en) | Pulse synchronizing device | |
SU1647865A1 (en) | Driver of pulses for detecting the start and end of pulse trains | |
SU1075413A1 (en) | Frequency divider with variable division ratio | |
SU1647923A1 (en) | Frame sync pulse selector | |
SU1721809A1 (en) | Voltage rectangular pulse-train converter | |
SU1285569A1 (en) | Device for generating random time intervals | |
SU1166294A1 (en) | Distributor | |
SU892675A1 (en) | Clock pulse generator | |
SU559429A1 (en) | Device for counting errors in a looping phase sequence | |
SU1085005A2 (en) | Cyclic synchronization device | |
SU1720164A1 (en) | Device for sequential data exchange with handshaking | |
SU957436A1 (en) | Counting device | |
SU790212A1 (en) | Pulse synchronizing device | |
RU1791806C (en) | Generator of synchronizing signals | |
SU516183A1 (en) | Multichannel pulse generator | |
SU409241A1 (en) | DEVICE FOR MODELING DISTRIBUTION OF TIME DISTORTIONS | |
SU1764155A1 (en) | Synchronizing pulses package discriminating device | |
RU2007882C1 (en) | Device for clock synchronization | |
SU1061128A1 (en) | Device for data input/output | |
SU1370750A1 (en) | Clocking device |