SU1605236A1 - Резервированное устройство - Google Patents

Abstract

Резервированное устройство относитс  к вычислительной технике и может быть использовано при построении надежных устройств управлени  исполнительными элементами. Цель изобретени  - повышение надежности за счет отключени  отказавшего канала. Контроль канала осуществл етс  за счет последовательного поразр дного сравнени  информационных выходов каждого из каналов. В паузах между управл ющими словами провер етс  блок 4 ключей подачей сигналов лог. "1" и лог. "0" на его входы. Выходные сигналы блока 4 ключей контролируютс  элементами 17, 15, 16. Считывание сигналов ошибки и подача управл ющих воздействий обеспечиваютс  блоком 9 управлени  резервированием. Сигналы ошибки через элемент ИЛИ 19 воздействуют на элемент И-НЕ 20, соединение которых в трех каналах образует трехфазный триггер, подключающий выходы блока 4 ключей одного из исправных каналов к общей магистрали. 1 з.п. ф-лы, 4 ил.

Description

ходов каждого из каналов. В паузах между управл ющими словами провер етс  блок 4 ключей подачей сигналов Лог.Г и Лог.О на его входы. Выходные сигналь блока 4 ключей контролируютс  элементами 17, 15, 16. Считывание сигналов ошибки и подача управл юп|их воздействий обеспечиваютс  блоком 9 управлени  резервом. Сигналы ошибки через элемент ИЛИ 19 воздействуют на элемент И-НЕ 20, со- единение которых в трех каналах образует трехфазный триггер, подключающий выходы блока 4 ключей одного из исправных каналов к общей магистрали , 1 з.п. ф-лы, 4 ил.

15

Изобретение относитс  к вычислительной технике и может быть использовано при построении надежных устройств управлени  исполнительными элементами о.2о

Цель изобретени  - повышение надежности устройства за счет отключени  неисправных каналов.

На фиг.1 приведена блок-схема устройства; на фиг.2 - схема коммутато- 25 ра; на фиг.З - схема группы элемен- тов; на фиг.4 - схема блока управлени .

Устройство содержит три резервируемых канала и в ка адом канале резер- зо вируемый блок 1, коммутатор 2, группу элементов ИЛИ 3, блок 4 ключей, согласующие резисторы 5, выходную магистраль 6, счетчик 7, мультиплексор 8, блок 9 управлени  резервам, элемент ИЛИ 10, мажоритарный элемент 11, схему 12 сравнени ,элемент НЕ 13, элементы И 14-16, элемент И-НЕ 17, элемент ИЛИ 18, элемент ИЛИ 19, элемент И-НЕ 20, входы 21-23 устройст40

40

ва, входы 24-27 каналов, выходы 28 и 29 устройства, таймер 30, выполненный в виде счетчика.

Блок 9 управлени  резервом (фиг.4) содержит счетчик 31, дешифратор 32, 45 элементы И 33, ИЛИ 34, элементы 35 - 37 задержки.

Резервируемый блок 1 представл ет собой регистр, в которьй внешнее устройство записывает параллельный код управл ющего слова, причем синхронно в блоки 1 всех каналов. Блок 4 ключей при определенном состо нии управл ющего сигнала переходит в состо ние Отключено и имеет высокое сопротивление.

Устройство работает следующим образом .

о

5

о

0

5

0

Перед началом работы сигнал начальной установки по входу 21 устройства устанавливает в нулевое положение блоки 1 и счетчики 7 во всех каналах.

В исходном положении отсутствует сигнал на выходе элемента ИЛИ 19 и таймер 30 отрабатывает заданное врем , т.е. счетчик заполн етс  тактовыми импульсами до по влени  единичного сигнала на его выходе. Еди- ничный сигнал с выхода таймера 30 подаетс  на его управл ющий вход, запрещающий дальнейший счет импульсов , и на первый вход элемента И-НЕ 20.

Соединение элементов И-НЕ 20 в трех каналах образует трехфазный триггер, которьш в исходном положении устанавливаетс  произвольно в одно из трех своих состо ний, например, первым закрьшаетс  элемент И-НЕ 20 первого канала и на его выходе формируетс  нулевой сигнал. Этот сигнал действует по входам 26 второго и третьего каналов и удерживает их элементы И-НЕ 20 в открытом состо нии , на выходе которьк формируютс  eдишiчныe сигналы. Эти сигналы подаютс  на входы 26 и 27 первого канала и, таким образом, на трех входах элемента И-НЕ 20 первого кана- ла действуют единичные сигналы,удерживающие данное состо ние трехфазного триггера.

Единичные сигналы с триггеров элементов И-НЕ 20 во втором и третьем каналах через соответствующие элементы ИЛИ 10 поступают на управл ющие входы блоков 4 ключей, и эти блоки переход т в отключенное состо ние с высоким сопротивлением,т.е. второй и третий каналы отключены от общей магистрали 6. Нулевой сигнал

с выхода элемента И-НЕ 20 первого канала через элемент ИЛИ 10 поступает на управл ющий вход соответствую- блока 4 ключей и переводит его в открытое состо ние. Таким образом, к общей магистрали 6 подключаютс  выходы блока 4 ключей первого канала.

Управл ющее слово в виде параллельного кода записываетс  синхронно в блоки 1, с выходов которых поступает на входы коммутатора 2.

После этого по входу 22 устройства подаетс  сигнал резрешени  высокого уровн , который удерживает в нулевом положении счетчик 31, разреша ет счет тактовых импульсов в счетчике 7} открывает коммутатор 2 и через элементы И 33 и задержки 35 опрашивает элемент И 14. С выходов коммутатора 2 код управл ющего слова подаетс  на входы блока 4 ключей -и информационные входы мультиплексора 8. Тактовые импульсы по входу 23 заполн ют счетчик 7, который с помощью мультиплексора 8 последовательно опрашивает все разр ды кода управл ющего слова. На управл ющий вход блока 4 ключей с выхода элемента ИЛИ 10 подаетс  сигнал нулевого уровн . Это соответствует открытому состо нию ключей блока 4. При этом код управл ющего слова через блок 4 поступает на общую выходную магистраль 6.

При последовательном опросе всех разр дов управл ющего слова на выходе мультиплексора 8 формируютс  соответствующие сигналы, которые, подаютс  на вход мажоритарного элемента 11. При исправной работе всех каналов , значение контролируемых в данном такте разр дов управл ющего слова совпадает и схема 12 сравнени  формирует сигнал, который через элемент НЕ 13 закрывает элемент И 14, и сигнал ошибки не формируетс . В случае неисправности какого-либо из элементов в первом канале сигнал на выходе мультиплексора 8 не совпадает с сигналом на выходе мажоритарного элемента 11, схема 12 сравнени  не формирует сигнал совпадени  и элемент И 14 подготавливаетс  к открыванию. Тактовый импульс с выхода элемента 35 задержки открьшает элемент И 14 и через элемент ИЛИ 19 обнул ет таймер 30 При этом подаетс  нулевой сигнал с вькода таймера 30 на первый вход элемента И-НЕ 20, который открьшаетс 

5

0

5

0

5

0

5

0

5

и формирует на своем выходе единич- нът сигнал. При этом ключи в блоке 4 первого канала переход т в закрытое состо ние и отключают неисправный ка- нал от магистрали 6. Трехфазный триггер переходит в новое положение, например нулевой сигнал формируетс  раньше на выходе элемента И-НЕ 20 второго канала. Соответственно к магистрали 6 подключаютс  выходы блока 4 ключей второго канала и т.д.

В паузах между посылками кодов управл ющих слов производитс  контроль состо ни  блоков 4 ключей во всех каналах . Этот контроль осуществл етс  следуюищм образом. Дл  контрол  ключей блока 4 по входу 22 подаетс  управл ющий сигнал низкого уровн . Этот сигнал закрывает элементы И коммутатора 2, элемент И 33 и разрешает счетчику 31 счет тактовых импульсов по входу 23. Счетчик 31 соединенный с дешифратором 32, образует распределитель , который формирует распределенные во времени три импульсных сигнала .

Импульс с первого выхода дешифратора 32 через элементы ИЛИ 3 в виде единичных сигналов организует проверку по единицам и передаетс  на входы всех ключей блока 4, через элементы ИЛИ 34 и задержки 36 опрашивает элемент И 15. При исправной работе ключей блока 4 на всех его выходах формируютс  единичные сигналы, которые закрывают элемент И-НЕ 17 и, соответственно, элемент И 15, т.е. сигнал ошибки не формируетс . Если какой-либо из ключей неисправен и формирует на выходе сигнал нулевого уровн , то элемент И-НЕ 17 открывает элемент И 15 и через элемент ИЛИ 19 обнул ет таймер 30, нулевой сигнал с его выхода подаетс  на вход элемента И-НЕ 20. При этом трехфазный триггер мен ет свое положение и ;неисправный канал отключаетс  от ма- 1гистрали 6 описанным выше образом.

Импульс с второго выхода дешифратора 32 организует проверку по нул м , так как после сброса импульса с первого выхода дешифратора 32 на входы блока 4 ключей с выходов элемента ИЛИ 3 подаютс  нулевые сигналы. На всех выходах 1шючей блока 4 при их исправной работе также формируютс  нулевые сигналы, при этом элемент

ИЛИ 18 и, соответственно, элемент И 16 остаютс  закрытыми и сигнал ошибки не формируетс . Если какой-либо из ключей неисправен и формирует j на выходе единичньй сигнал, то открываютс  элементы ИЛИ 18, И 16 и импульс с выхода элемента 37 задержки через элемент ИЛИ 19 обнул ет таймер 30 и аналогично описанному вьппе 10 измен ет состо ние элемента И-НЕ 20, неисправный канал отключаетс .

Сигнал с третьего выхода дешифратора 32 организует проверку отключенного состо ни  ключей и через эле- 15 мент ИЛИ 10 переводит блок 4 ключей в отключенное состо ние. В этом состо нии на выходах всех ключей блока 4 формируетс  потенциал источника питани  , снимаемый через согласующие ре- 20 зисторы 5, например единичные потен- .циальные сигналы. В случае, если все ключи исправны и отключены, то на входе элемента И-НЕ 17 сигнал ошибмногократно проверки ключей блока 4 и опрос разр дов управл ющего сл ва с помощью счетчика 7 и мультиплексора 8.

Во врем  проверки ключей блока внешние исполнительные элементы из за большого времени срабатьюани  и отпускани  не измен ют своего со сто ни  при смене сигналов на выхо дах ключей.

Claims (2)

1. Резервированное устройство, держащее в каждом из трех каналов зервируемый блок, счетчик, мажорит ный элемент, схему сравнени ,элеме НЕ, первый-третий элементы И, пер- вый-третий элементы ИЛИ и таймер,п чем в каждом канале выход мажорита ного элемента подключен к первому входу схемы сравнени , выход котор через элемент НЕ соединен с первы

ки не формируетс . В случае, если ка- входом первого ключа И, о т л и ч

кой-либо ключ неисправен и не отключен , на его выходе формируетс  нулевой сигнал. При этом на входе элемента И-НЕ 17 формируетс  единичньй сигнал, а импульс с третьего выхода дешифратора 32 через элементы ИЛИ 34, задержки 36 и И 15 считьшает сигнал ошибки.

Сигнал с четвертого выхода дешифратора 32 подаетс  на управл ющий вход счетчика 31, запрещает счет тактовых импульсов, и процесс контрол  блока 4 ключей прекращаетс . Ло- дачей управл ющего сигнала высокого , уровн  по входу 22 устройство снова переходит в режим приема следующего управл ющего слова в блок 1. В случае , если сигнал ошибки случайный, то после обнулени  таймер 30 отрабатывает заданное задержки и подает единичный сигнал на элемент И-НЕ 20, т.е. обеспечивает возможность последующего подключени  даню щ е е с   тем, что, с целью повышени  надежности устройства за счет отключени  неисправных каналов, в каждый канал введены коммутатор,груп

30 па элементов ИЛИ, мультиплексор, блок ключей, блок управлени  резервом , первьш и второй элементы И-НЕ, причем входы установки, управл ющий и тактовый устройства  вл ютс  одно ,с именными входами каждого из каналов, информационные выходы которых  вл ютс  одноименным выходом устройства, выходы сравнени  и выбора канала Каж дого из каналов соединены с соответ40 ствующими одноименными входами соседних каналов и в каждом канале информационные входы канала соединень с информационными входами резервируемого блока,выходы которого соедине45 ны с информационными входами коммутатора , выходы которого соединены с первыми входами элемента ИЛИ группы, выходы которых соединены с информа- ционньми входами блока ключей и муль

ного канала к магистрали 6. Если сиг- 50 типлексора, выходы блока ключей сонал ошибки за врем  задержки сраба- тьшани  таймера 3.. повтор етс , то таймер 30 периодически устанавливаетс  в нулевое положение и неисправность данного канала подтверждаетс  нулевым сигналом на входе элемента И-НЕ 20. Врем  задержки срабатыва- ки  таймера выбираетс  таким образом , чтобы за это врем  вьшолн лись

55

единены с информационным-выходом канала входами первого элемента ИЛИ и первого элемента И-НЕ, вход установки канала соединен с одноименным входом резервируемого блока и входом сброса счетчика, управл ющий вход ка нала соединен с одноименными входами коммутатора, блока управлени  резервом и счетчика, тактовьй вход канала

многократно проверки ключей блока 4 и опрос разр дов управл ющего слова с помощью счетчика 7 и мультиплексора 8.

Во врем  проверки ключей блока 4 внешние исполнительные элементы из- за большого времени срабатьюани  и отпускани  не измен ют своего состо ни  при смене сигналов на выходах ключей.

Формула изобретени 

1. Резервированное устройство, содержащее в каждом из трех каналов резервируемый блок, счетчик, мажоритарный элемент, схему сравнени ,элемент НЕ, первый-третий элементы И, пер- вый-третий элементы ИЛИ и таймер,причем в каждом канале выход мажоритарного элемента подключен к первому входу схемы сравнени , выход которой через элемент НЕ соединен с первым

входом первого ключа И, о т л и ч

а ю щ е е с   тем, что, с целью повышени  надежности устройства за счет отключени  неисправных каналов, в каждый канал введены коммутатор,группа элементов ИЛИ, мультиплексор, блок ключей, блок управлени  резервом , первьш и второй элементы И-НЕ, причем входы установки, управл ющий и тактовый устройства  вл ютс  одноименными входами каждого из каналов, информационные выходы которых  вл ютс  одноименным выходом устройства, выходы сравнени  и выбора канала Каждого из каналов соединены с соответствующими одноименными входами соседних каналов и в каждом канале информационные входы канала соединень с информационными входами резервируемого блока,выходы которого соединены с информационными входами коммутатора , выходы которого соединены с первыми входами элемента ИЛИ группы, выходы которых соединены с информа- ционньми входами блока ключей и мультиплексора , выходы блока ключей со

единены с информационным-выходом канала входами первого элемента ИЛИ и первого элемента И-НЕ, вход установки канала соединен с одноименным входом резервируемого блока и входом сброса счетчика, управл ющий вход канала соединен с одноименными входами коммутатора, блока управлени  резервом и счетчика, тактовьй вход канала

соединен с тактовым входом блока управлени  резервом и тактовыми входа- .ми- таймера и счетчика, разр дные выходы которого соединены с адресными входами мультиплексора, выход которого соединен с выходом сравнени  канала , вторым входом блока сравнени  и первым входом мажоритарного элемента , второй и третий входы которого соединены соответственно с первым и вторым входами сравнени  канала, первый выход блока управлени  резервом соединен с вторыми входами элементов ШШ группы, второй выход - с вторым входом первого элемента И,третий вход - с первым входом второго элемента И, второй вход которого соединен с выходом первого элемента

1605236

первым и вторым входами выбора канала , а выход соединен с выходом выбора канала и первым входом третьего эле мента ИЛИ, второй вход которого соединен с п тым выходом блока управлени  резервом , а выход - с управл ющим входом блока ключей.

2. Устройство по П.1, о т л и 10 чающеес  тем, что блок управлени  резервом содержит счетчик, дещифратор, элемент И, элемент ИЛИ и три элемента задержки, причем нулевой вход счетчика соединен с управJ5 л ющим входом блока и с первым входом элемента И, второй вход которого объединен с тактовым входом счетчика и тактовым входом блока, первьй- выход дешифратора соединен с первым

., .-..х, ,u,v,iiii4ij ja. 1 wpa l liCJJJJOlM

И-НЬ, четвертый выход блока управлени  Л) выходом блока и первым входом элемен ОвЧ Т ИПМ Г OOnfJ-UuTT л 1-t -. н.- ттттгтт.

резервом соединен с первым входом третьего элемента И, второй вкод которого соединен с выходом первого элемента ИЛИ, выходы первого, второго и третьего элементов И соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с входом установки таймера, вькод которого соединен со своим управл ющим входом и первым входом второго элемента И-НЕ, второй и третий входы которого соединены соответственно с

та ИЛИ, второй выход дешифратора через первый элемент задержки соединен с четвертью выходом блока, третий выход дешифратора соединен с п 25 тым выходом блока и вторым входом элемента ИЛИ, выход которого через второй элемент задержки соединен с третьим выходом блока, выход элемента И через третий элемент задержки

30 соединен с вторым выходом блока, а выход счетчика соединен с информационным входом дешифратора.

1605236

10

первым и вторым входами выбора канала , а выход соединен с выходом выбора канала и первым входом третьего элемента ИЛИ, второй вход которого соединен с п тым выходом блока управлени  резервом , а выход - с управл ющим входом блока ключей.

2. Устройство по П.1, о т л и чающеес  тем, что блок управлени  резервом содержит счетчик, дещифратор, элемент И, элемент ИЛИ и три элемента задержки, причем нулевой вход счетчика соединен с управл ющим входом блока и с первым входом элемента И, второй вход которого объединен с тактовым входом счетчика и тактовым входом блока, первьй- выход дешифратора соединен с первым

-..х, ,u,v,iiii4ij ja. 1 wpa l liCJJJJOlM

выходом блока и первым входом элемен Л) выходом блока и первым входом элемен- ттттгтт.

та ИЛИ, второй выход дешифратора через первый элемент задержки соединен с четвертью выходом блока, третий выход дешифратора соединен с п 25 тым выходом блока и вторым входом элемента ИЛИ, выход которого через второй элемент задержки соединен с третьим выходом блока, выход элемента И через третий элемент задержки

30 соединен с вторым выходом блока, а выход счетчика соединен с информационным входом дешифратора.

Фив А

Редактор Н.Тупица

Составитель Н.Парамонов

Техред Л.СердюковаКорректор М.Максимишинец

Заказ 3454

Тираж 574

ВНИИПИ Государственного комит ета по изобретени м и открыти м при ГКНТ ClyCP 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

Подписное