SU1594527A1

SU1594527A1 - Устройство дл делени

Info

Publication number: SU1594527A1
Application number: SU884486818A
Authority: SU
Inventors: Андрей Антонович Жалковский; Александр Антонович Шостак; Леонард Орестович Шпаков
Original assignee: Предприятие П/Я М-5339
Priority date: 1988-09-26
Filing date: 1988-09-26
Publication date: 1990-09-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в универсальных и специализированных ЭВМ дл выполнени операции делени чисел. Целью изобретени вл етс сокращение аппаратурных затрат. Устройство содержит вычислительные узлы 1 1-1 M, группу узлов 3 1-3 M формировани переноса в старший разр д вычислительного узла, группу узлов 4 1-4 M формировани цифры частного и группу узлов 2 1-2 M формировани функций генерации и транзита переноса. 7 ил.

Description

28

29

30

V

23 l

/

го /

33

38 39

f f

ю

35

Т

2/

т2

37

/Z ЙУ«.4

31

-

1

23

3

32

Фиг.З

Фиг. 5

Фаг. 5

7

Фие.7

Claims

Формула изобретения

Устройство для деления, содержащее т вычислительных узлов, где т — количество получаемых цифр частного, т узлов формирования функции генерации и транзита переноса, т узлов формирования переноса в старший разряд вычислительного узла, т узлов формирования цифр и частного, причем вход делителя устройства соединен с входами первой группы ί-го вычислительного узла (где := 1, 2, ..., пт), выходы суммы старшего разряда и переноса в старший разряд ί-го вычислительного узла соединены соответственно с первым и вторым входами ί-го узла формирования цифры частного, выходы переносов и суммы ί-го вычислительного узла соединены соответственно с входами первой и второй групп ί-го узла формирования функций генерации и транзита переноса, выходы первой и второй групп которого соединены соответственно с входами первой и второй групп ί-го узла формирования переноса в старший разряд вычислительного узла, выход которого соединен с третьим входом ί-го узла формирования цифры частного, вход настройки ί-го вычислительного узла (ί=2, 3,..., т) соединен с выходом +1)-го узла формирования цифры частного и с соответствующим разрядом выхода частного устройства, выход т-го узла формирования цифры частного соединен с выходом т-го разряда частного устройства, входы разрядов делимого и нуля устройства соединены с входами второй и третьей групп первого вычислительного узла, входы младших разрядов второй и третьей группы ί-го вычислительного узла соединены соответственно с входами соответствующих

1594527

7

разрядов делимого и нуля устройства, отличающееся тем, что, с целью сокращения аппаратурных затрат, вход настройки первого вычислительного узла соединен с входом логической единицы устройства, вхо.ы старших ’ разрядов второй и третьей “ групп |-го вычислительного узла соединены

8

с выходами первой и второй групп (]-1)-го узла формирования функций генерации и транзита переноса соответственно, выходы первой и второй групп гп-го узла формирования функции генерации и транзита переноса соединены с первым и вторым выходами остатка устройства соответственно

Фие.2

1594527

Фиг.З

38 39

Фиг. Ь Фиг. 5

1594527