SU997032A1 - Устройство дл сложени в двоичной избыточной системе счислени - Google Patents
Устройство дл сложени в двоичной избыточной системе счислени Download PDFInfo
- Publication number
- SU997032A1 SU997032A1 SU813323699A SU3323699A SU997032A1 SU 997032 A1 SU997032 A1 SU 997032A1 SU 813323699 A SU813323699 A SU 813323699A SU 3323699 A SU3323699 A SU 3323699A SU 997032 A1 SU997032 A1 SU 997032A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- output
- inputs
- flip
- outputs
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
точной двоичной системе счислени (например, в устройствах умножени ).
Дл достижени поставленной цели устройство, содержащее два 0-триггера и элемент 2И-ИЛИ, содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента НЕ и второй элемент 2И-ИЛИ, причем входные шины прложительных значений первого и второго слагаемых устройства соединены соответственно с. первыми и вторыми входами первых элементов ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ, а входные шины отрицательных значений первого и второго слагаемых соединены соответственно с первыми и вторыми входами вторых элементов ИЛИ и ИСКЛЮЧЙЮЩЕЕ ИЛИ, ВЫХОДЫ первого и второг р элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с D-входами соответственно первого и второго 0-триггеров, выходы первого и второго элементов ИЛИ подключены ко входам соответственно первого и второго элементов НЕ и к первым входам соответственно первого и второго элементов 2И-ИЛИ, вторые входы которых подключены к инверсным выходам соответственно первого и второго D-триггеров, пр мые выходы которых подключены к третьим входам соответственно второго и первого элементов 2И-ИЛИ, выходы которых соединены соответственно с выходными шинами положительных и отрицательных значений результата, а четвертые входы первого и второго элементов 2И-ИЛИ подключены к -выходам соответственно второго и первого элементов НЕ.
На чертеже показана функциональна схема устройства дл сложени в двоичной избыточной -системе счислени .
Устройство содержит входные шины 1 и .2 положительных -значений первого и второго слагаемых устройства, первый элемент ИЛИ 3, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, входные шины 5 и 6 отрицательных значений первого и второго слагаемых устройства, вто-ч рой элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 7, второ элемент ИЛИ 8, первый и второй О-три геры 9 и 10, первый и второй элементы 2И-ИЛИ 11 и 12, первый и второй элементы НЕ 13 и 14, выходные шины 15 и 16 положительного и отрицательного значений результата устройства.
Входные шины 1 и 2 соединены с первыми и вторыми входами элемента ИЛИ 3 и первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4. Входные шины 5 и б соединены с первыми и вторыми входами второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7 и второго элемента ИЛИ 8. Выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и 7 соединены со входами соответственно первого и второго D-триггеров 9 и 10, инверсные выходы которых соединены со вторыми входами соответственно первого и второго элементов 2и-или 11 и 12, первые входы которых соединены со входами соответственно первого и второго элементов НЕ 13 и 14 и подключены к выходам соответственно первого и второго элементов ИЛИ 3 и 8. Пр мые выходы первого и второго 6-триггеров 9 и 10 подключены к третьим входам-соответственно второго и первого элементов 2И-ИЛИ 11 и 12, четвертые входы которых соединены с выходами соответственно первого и второго элементов НЕ 13 и 14, а выходы соединены с выходными шинами 15 и 16 результата устройства.
Любое число А в двоичной избыточцой системе счислени с цифрами 1,0, 1 можно передавать по двум шинам А и А в виде последовательности двухраэр дных двоичных чисел. При сложении только положительных чисел слагаемые поступают в устройство по шинам 1 и 2 положительных значений, а при сложении.только отрицательных чисел слагаемые поступают в устройство-по шинам 5 и б отрицательных значений.
Рассмотрим работу устройства при сложении положительных чисел А и В.
На входные шины 1 и 2 устройства подаютс старшими разр дами вперед числа А и.В. Если А В s О, то на выходах элемента ИЛИ 3 и элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 сигнал отсутствует И D-триггер 9 остаетс в нулевом состо нии, а на входы элемента 2И-ИЛИ 11 подаютс нулевые потенциалы и на выходе 15 устройства значение результата Z равно нулю;
Если А О и В .1 или и В а 0), то единичный сигнал по вл етс на выходах элемента ИЛИ 3 и ИСКЛЮЧАЮЩЕЕ ИЛИ 4. Единичный сигнал с выхода элемента ИЛИ 3 проходит через элемент 2И-ИЛИ 11 на выходную шину 15 устройства, так как D-триггер 9. находитс в нулевом состо нии. Затем О-триггер по тактовому импульсу , поступающему в устройство(шина тактовых импульсов не показана), перебрасываетс в единичное состо ние сигналом с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4.
В следующем такте работы в устройство поступает второй разр д чисел А .и В. Если одно из слагаемых (или оба) равно единице, то единичный сигнал с выхода элемента ИЛИ 3 не проходит на выход 15 устройства, так как на- второй вход- элемента 2И-ИЛИ 1 подаетс нулевой сигнал с инверсного выхода D-триггера 9. На выходе 16 устройства также будет нулевой сигнал , так как на вход э емента 2И-ИЛИ 12 поступает единичный сигнал с пр мого выхода D-триггера, а на четвертый его вход - нулевой потенциал с выхода элемента НЕ 14.
Бели во втором такте А « В л. О, то сигнал с пр мого выхода D-триггера 9 проходит через элемент 2И-ИЛИ 12 на выход 16 устройства, т.е. получаем отрицательное значение i -го разр да результата. При этом 0-триггер 9 переброситс в нулевое состо ние,так как на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 нулевой потенциал.
Если А«В«1 И D-триггер находитс в нулевом состо нии, то на выход 15 устройства выдаетс единичный сигнал , 0-триггер 9 остаетс в нулевом состо нии.
Если АшВ.а и О-триггер 9 нажодитс в единичном состо нии, то на выход 15 устройства выдаетс нулевой сигнал, а 0-триггер 9 перебраси-, ьаетс в нулевое состо ние.
Сложение отрицательных чисел производитс ангшогично с помощью элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7, ИЛИ 8 НЕ 14, и 2И-ИЛИ 12.
Дл более полного понимани рабо- .
0 ты устройства производим сложение двух чисел А-010.01 .и В-11010 (см. таблицу).
Z г 100011
Таким образом, получен правильный результат, причем старший разр д результата получен в первом же такте
При сложении только положительных или только отрицательных чисел в двоичной избыточной системе счислени устройство позвол ет получить значение результата в первом же такте работы устройства и имеет более простую структуру по сравнению с известными устройствами. Затраты на оборудование при практической реализации устройства уменьшены в два раза, что дает зконсмический эффект прииспользовании данного устройства
Claims (3)
1.Авторское свидетельство СССР 453691, кл. G06F 7/49, 1974.
2.Авторское свидетельство СССР 717763, кл. еОбГ 7/49, 198Ю.
3.Авторское свидетельство СССР по за вке 2794977/18-24,
кл. Q06F 7/385 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813323699A SU997032A1 (ru) | 1981-07-22 | 1981-07-22 | Устройство дл сложени в двоичной избыточной системе счислени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813323699A SU997032A1 (ru) | 1981-07-22 | 1981-07-22 | Устройство дл сложени в двоичной избыточной системе счислени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU997032A1 true SU997032A1 (ru) | 1983-02-15 |
Family
ID=20971432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813323699A SU997032A1 (ru) | 1981-07-22 | 1981-07-22 | Устройство дл сложени в двоичной избыточной системе счислени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU997032A1 (ru) |
-
1981
- 1981-07-22 SU SU813323699A patent/SU997032A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU997032A1 (ru) | Устройство дл сложени в двоичной избыточной системе счислени | |
SU775730A1 (ru) | Устройство дл преобразовани пр мого кода в дополнительный | |
SU1043639A1 (ru) | Одноразр дный двоичный вычитатель | |
SU824449A1 (ru) | Реверсивный счетчик | |
SU473181A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU869065A1 (ru) | Делитель частоты | |
SU932484A1 (ru) | Устройство дл сравнени чисел | |
SU1068946A1 (ru) | Устройство дл вычислени коэффициентов Уолша | |
SU682907A2 (ru) | Частотно-импульсное множительно- делительное устройство | |
SU588543A1 (ru) | Устройство дл сложени двоичных чисел | |
SU911515A1 (ru) | Устройство дл сложени | |
SU960818A1 (ru) | Асинхронное приоритетное устройство | |
SU397909A1 (ru) | Комбинационный сумматор | |
SU900280A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU938280A1 (ru) | Устройство дл сравнени чисел | |
SU934480A1 (ru) | Устройство дл вычислени значени полинома | |
SU982198A1 (ru) | Реверсивный счетчик | |
SU1193665A1 (ru) | Устройство дл суммировани двоичных чисел | |
SU434406A1 (ru) | Вычислительное устройство | |
SU744570A1 (ru) | Устройство дл умножени на три | |
SU675421A1 (ru) | Цифровой квадратор | |
SU907542A2 (ru) | Устройство дл сравнени двоичных чисел | |
SU763896A1 (ru) | Устройство дл сложени чисел в избыточной системе счислени | |
SU744566A1 (ru) | Комбинационный сумматор | |
SU1097999A1 (ru) | Устройство дл делени @ -разр дных чисел |