SU775730A1 - Устройство дл преобразовани пр мого кода в дополнительный - Google Patents
Устройство дл преобразовани пр мого кода в дополнительный Download PDFInfo
- Publication number
- SU775730A1 SU775730A1 SU782610713A SU2610713A SU775730A1 SU 775730 A1 SU775730 A1 SU 775730A1 SU 782610713 A SU782610713 A SU 782610713A SU 2610713 A SU2610713 A SU 2610713A SU 775730 A1 SU775730 A1 SU 775730A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- modulo
- inputs
- adder
- input
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано в специализированных вычислительных машинах, а также в устройствах дискретной автоматики.
Известны устройства дл формирова НИН дополнительгого кода, содержащие элементы пам ти, элементы задержки, логические элементы.
Известно, например устройство дл преобразовани пр мого кода в дополнительный, содержгицее регистр на счетных триггерах, элементы И и ИЛИ И .
Существенным недостатком этого устройства вл етс его сложность, так как оно имеет большое количество элементов И и ИЛИ, равное удвоенному числу разр дов кода.
Известно также устройство дл преобразовани пр мого кода в дополнительный , содержащее регистр-счетчик , цепи переноса и прибавлени еди ницы 2 .
Это устройство также сложное, так как содержит большое количество элементов .
Наиболее близким аналогом к изобретению вл етс устройство дл пре .образовани пр мого кода в дополнительный , содержащее комбинационный полусумматор, элемент задержки и .двухходовой элемент ИЛИ, входы которого соединены с выходами полусумматора, а выход через элемент задержки - со вторым входом пoлycy влaтора , первые вход и выход которого вл ютс соответственно входом и выходом устройства J3 .
10 Однако известное устройство излишне сложно. Так, например.комбинационный полусумматор содержит два элемента: сумматор по модулю два и элемент И, служащий дл формировани сигнала переноса. Наличие элемента ИЛИ дополнительно усложн ет устройство.
Цель изобретени - упрощение устройства.
20 Сущность изобретени заключаетс в получении каждого разр да преобразованного кЪда путем суммировани по модулю два соответствующего разр да исходного кода и значени
25 дизъюнкции всех предшествующих разр дов исходного кода. При этом дизъюнкци вл етс промежуточным результатом суммировани и,следовательно , функции элемента ИЛИ может
30 выполн ть сумматор по модулю два.
Таким образом, отпадает необходи lOCTb в элементе И, прингщлежащем комбинационному сумматору, и в элементе ИЛИ.
Дл достижени поставленной цели в устройство дл преобразовани пр мого кода в дополнительный, содержащее сумматор по модулю два и элемент задержки, причем входы сумматора по модулю два подключены ко входу устройства и выходу элемента задержки, а выход сумматора по модулю два соединен с выходом устройства, введен элемент НЕ, выход которого подключен ко входу элемента задержки, а сумматор по модулю два содержит элемент И-ИЛИ-НЕ, выход которого соединен с выходом сумматора по модулю два,и элемент ИЛИ-НЕ входы которого соединены со входами сумматора по модулю два, входы первой группы элемента И-ИЛИ-ЙЕ св заны со входами сумматора по модулю два, а входы второй группы - с выходом элемента ИЛИ-НЕ, который соединен также со входом элемента НЕ.
На чертеже представлена блок-схема устройства.
На блок-схеме первые вход и выход сумматора 1 по модулю два вл ютс входом и выходом устройства, второй нход сумматора по модулю два соедийен с выходом элемента 2 задержки, вход которого подключен к выходу
элемента НЕ 3, элемент ИЛИ-НЕ. Сумматор 1 по модулю два содержит элементы И-ИЛИ-НЕ 4 и ИЛИ-НЕ 5. Входы элемента ИЛИ-НЕ 5 и входы первой группы элемента И-ИЛИ-НЕ 4 соединены со входами сумматора по модулю два, выход которого св зан с выходом элемента И-ИЛИ-НЕ 4. Выход элемента ИЛИ-НЕ 5 подключен ко входам второй группы элемента И-ИЛИ-НЕ 4, а также соединен со входом элемента НЕ 3,
Работает устройство следующимобразом .
На первый вход сумматора 1 по модулю два поступает, начина с младшего, очередной разр д последовательного кода преобразуемого числа . На второй вход сумматора по модулю два с выхода элемента 2 задержки поступает результат дизъюнкции предшествуквдих « азр дов преобразуемого числа, формируетс элементом ИЛИ-НЕ 5 и элементом НЕ 3.
На выходе элемента И-ИЛИ-НЕ 4 (первом выходе сумматора по модулю два) формируетс разр д дополнительного кода.
Дизъюнкци очередного разр да во всех предшествующих формируетс на выходе элемента НЕ 3 и поступает на вход элемента 2 згщержки.
Преобразование кода 10100 (дополнительный код 01010) показано в таблице.
О
О
1 1 О 1
Claims (3)
- о 1 1 1 эффективность изобретени заключаетс в его упрощении, что достигаетс при получении каждого разр да Преобразованного кода как результата Суквлщювани по модулю два соответстэуюцего разр да исходного кода и дизъюнкции предшествующих разр дов, что.несколько сокращает количество оборудовани по сравнению с прототипой . Формула изобретени - Устройство дл преобразовани пр мого в дополнительный, содсгржащее cyNwaTop по Модулю два и элемент задержки, причем входы сумматоре по модулю два подключены ко входу устрой ства и выходу элемента з ержки,, а выход сумматора по модулю два соедин с выколем устройства, отличающеес тем, что, с целью упрощени устройства, оно содержит элементо1 1 1 11 о 1 о НЕ, выход которого подключен ко вхо-i ду элемента задержки, а сумг- атор по модулю два содержит элемент И-ИЛИ-НЕ, выход которого соединен с выходом сумматора по модулю два и элемент ИЛИ-НЕ, входы которого соединены со входами сумматора по модулю два, входы первой группы элемента И-ИЛИ-НЕ соединены со входами сумматора по модулю два, а втора группа входов с выходом элемента ИЛИ-НЕ, который соединен также со входом элемента НЕ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 259472, кл. Н 03 К 13/24, 1966.
- 2.Авторское свидетельство СССР 263275, кл. G 06 F 5/02, 1968.
- 3.Авторское свидетельство СССР W 413480, кл. G 06 F 7/38, 1972 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782610713A SU775730A1 (ru) | 1978-05-04 | 1978-05-04 | Устройство дл преобразовани пр мого кода в дополнительный |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782610713A SU775730A1 (ru) | 1978-05-04 | 1978-05-04 | Устройство дл преобразовани пр мого кода в дополнительный |
Publications (1)
Publication Number | Publication Date |
---|---|
SU775730A1 true SU775730A1 (ru) | 1980-10-30 |
Family
ID=20762485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782610713A SU775730A1 (ru) | 1978-05-04 | 1978-05-04 | Устройство дл преобразовани пр мого кода в дополнительный |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU775730A1 (ru) |
-
1978
- 1978-05-04 SU SU782610713A patent/SU775730A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU775730A1 (ru) | Устройство дл преобразовани пр мого кода в дополнительный | |
US3579267A (en) | Decimal to binary conversion | |
US3373269A (en) | Binary to decimal conversion method and apparatus | |
SU577528A1 (ru) | Накапливающий сумматор | |
SU401994A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ | |
JPS5612120A (en) | Generating method for m sequence | |
SU363119A1 (ru) | Регистр сдвига | |
SU997032A1 (ru) | Устройство дл сложени в двоичной избыточной системе счислени | |
SU433474A1 (ru) | Устройство для преобразования кодов | |
SU132434A1 (ru) | Способ преобразовани двоичного кода в дес тичный и устройство дл его осуществлени | |
RU2248094C2 (ru) | Устройство преобразования из десятичной системы счисления в двоичную | |
SU968809A1 (ru) | Устройство дл сложени | |
SU746505A2 (ru) | Устройство дл возведени двоичных чисел в третью степень | |
RU2037269C1 (ru) | Преобразователь четырехразрядного кода грея в двоично-десятичный код | |
SU930313A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный | |
JPS6386926A (ja) | ガロア体除算回路 | |
SU690477A1 (ru) | Цифровое устройство ограничени числа по модулю | |
SU1262733A2 (ru) | Преобразователь двоично-дес тичных чисел в двоичные | |
SU723567A1 (ru) | Преобразователь двоично-дес тичного кода в двоичный код | |
JPS62144243A (ja) | 乱数発生器 | |
SU809153A1 (ru) | Устройство дл преобразовани двоичныхчиСЕл B дВОичНО-дЕС ТичНыЕ | |
RU2023288C1 (ru) | Комбинационный сумматор структурных кодов | |
SU1425630A1 (ru) | Генератор функций Уолша | |
RU2021633C1 (ru) | Устройство для умножения чисел | |
SU1626385A1 (ru) | Устройство дл преобразовани двоичного кода в код системы счислени остаточных классов |