SU1488789A1

SU1488789A1 - Сумматор последовательного действия

Info

Publication number: SU1488789A1
Application number: SU874339262A
Authority: SU
Inventors: Aleksej P Stakhov; Nikolaj A Kvitka; Vladimir A Luzhetskij; Natalya I Zabolotnaya
Original assignee: Sp Kt B Modul Vinnitskogo Polt; Vinnitsky Politekhn Inst
Priority date: 1987-12-07
Filing date: 1987-12-07
Publication date: 1989-06-23

Description

Изобретение относится к вычнслительной технике и может быть использовано при построении арифметических устройств, а также при создании специализированных "векторных" вычислительных магаин. Целью изобретения является расширение функциональных возможностей за счет сложения чисел в двоичных кодах и в кодах с иррациональным основанием -^2¹.Сумматор последовательного действия содержит первый ! и Второй 2 полусумматоры, первый 3 и второй 4 триггеры, первый 5 и второй 6 элемента ИЛИ-НЕ, первый 7 и второй 8 сумматоры по модулю два, элементы И 9 - 14, первый 15 и второй 16 элементы ИЛИ с соответствующими связями. 1 ил.,

2 табл.

с

оо

м

00

со

3

4

'1488789

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств, а также при создании специализированных "векторных" вычислительных машин.

Цель изобретения - расширение функциональных возможностей за счет сложения чисел в двоичных кодах и в кодах с иррациональным основанием -4?₀

На чертеже представлена схема сумматора последовательного действия .

Сумматор содержит первый и второй полусумматоры 1 и 2, первый и второй триггеры 3 и 4, первый и второй элементы ИЛИ-НЕ 5 и 6, первый и второй сумматоры 7 и 8 по модулю два, с первого по шестой элементы И 9 - 14, первый и второй элементы ИЛИ 15 и 16, входы 17 и 18 первых разрядов первого и второго слагаемых сумматора соответственно,входы 19 и 20 вторых разрядов первого и второго слагаемых сумматора соответственно, выходы 21 и 22 переноса и суммы соответственно первого полу-, сумматора 1 , выходы 23 и 24 перено*· са и суммы соответственно второго, полусумматора 2, вход 25 задания двоичного сложения сумматора,вход 26 задания сложения в коде с иррациональным основанием сумматора, тактовый вход 27 сумматора, выходы 28 и. 29 первого и второго разрядов суммы сумматора соответственно.

В системе счисления с основанием ' -4? слагаемые числа А и В изображаются следующим образом:

о/4Г_;

В = Ь _п_, ЛГ2^П~ +

a, /<?’

(1)

b, /4?'

(2)

, Веса разрядов кода с основанием ί? составляют последовательность степеней основания

2,

»16-4?, 16, 8-4?, 8,. 4-4?, 4,2-4?,

-4?, ,1. . (з)

Из выражения (3) следует, что четные степени являются весами разрядов двоичного кода, а нечетные - весами

двоичного кода, умноженными на -4Т. С учетом этого слагаемые (1) и (2) можно записать

М-1

4?

‘=.1

. 1 М-1

^а1²

10

М-2

Σ

;=о

П-2

Ζ

а; 2'

а;2

(4)

, (5)

где а;, а', Ъ|, Ъ ' е 0,1 и явля15

20

25

30

35

40

ются цифрами двоично-кодированной системы счиления с основанием -|2ζ а ί, ,3 для η разрядных чисел принимают значения

^{ι» з, 5...,η-ι},

ίΟ , 2,4,6, о о о ,п-2^ .

Первые члены формул (4) и (5) составляют суммы нечетных разрядов кода, а вторые члены - суммы четных разрядов кода с основанием -^.Несмотря на то, что члены выражений 4 и 5 объединены общим основанием,они независимы друг от друга, а это позволяет осуществить одновременную независимую параллельную реализацию операции сложения четных и нечетных разрядов операндов, представленных в кодах с основанием 4?, и, таким образом, увеличить быстродействие сумматора» В основу работы сумматора последовательного действия положено сложение двух младших (первого и второго) одноименных разрядов в двоичной системе счисления с иррациональным основанием 4?, которое выполняется согласно табл, 1 и 2.

Таблица 1

50

55

45

^ао {	Ъ_о	π	^п1< .		7	8« '
0	0					0
0	1					1
1	0					1
1	1		1	0		0
			Т а б	л	и	ц а 2
	1	Ъ<	\| ^пт<			I 8 21
0		0				0
0		1				I
1		0				1
’ . 1		1	1		0	0

5 1488789

6

Сложение одноименных младших разрядов происходит одновременно и для четных разрядов осуществляется по табл, Г, а для нечетных по табл.2.

Сумматор может работать в двух режимах: в режиме сложения операндов, представленных в коде с основанием у2; в режиме суммирования при двоичном представлении-операндов. Первый режим обеспечивается подачей единичного сигнала на вход 26 режима работы, второй - подачей единичного сигнала на вход 25 режима работы.

Последова.тельный сумматор в режиме сложения чисел в коде с иррациональным основанием 4^ работает следующим образом.

Триггеры 3 ₍и 4 перед началом работы устанавливаются в состояние ”0"„ В каждом такте суммирования на входы 17 и 19 сумматора подаются два разряда (начиная с младшего и следующего за младшим) первого операнда, а на входы 18 и 20 - соответствующие разряды второго операнда, причем на входы 17 и 18 сумматора поступают одноименные разряды четных весов кода с иррациональным основанием 4?, а на входы 19 и 20 - одноименные разряды нечетных весов кода с иррациональным основанием 44, На вход 26 поступает единичный сигнал. Параллельно с выхода 21 переноса полусумматора 1 через элемент И 10 и элемент ИЛИ 15 и с выхода 23 переноса полусумматора 2 через элемент И 12 и элемент ИЛИ 16 поступают соответственно на информационный вход триггера 3 сигнал переноса в следующий разряд четного веса кода, а на информационный вход триггера 4 - сигнал переноса в следующий разряд нечетного веса кода» Если на входы сумматора поданы одинаковые значения разрядов слагаемых (00 или 11), сигнал на выходе суммы полусумматора 1 и 2 разрешает прохождение тактового импульса соответственно через элемент ИЛИ-НЕ 5 на тактовый вход триггера 3, который осуществляет запись значения переноса в триггер 3, через элемент ИЛИ-ИЕ 6 - на тактовый вход триггера 4, который осуществляет запись значения переноса в триггер 4. Если значения разрядов слагаемых различны, то триггеры 3 и 4 сохраняют предыдущие состояния.

На выходы 28 и 29 сумматора поступает сумма по модулю два значений поразрядной суммы и переноса, получен. ного в предыдущем разряде. Если η э

число разрядов кодов слагаемых, то в последнем (п/2+1) такте работы сумматора на его входы слагаемых поступают нулевые коды, а на выходы сумма10 тора поступают-сигналы, соответствующие состоянию триггера.-,

Особенности работы сумматора в режиме суммирования при двоичном представлении операндов заключаются

15 в следующем.

Рёжим обеспечивается подачей единичного сигнала на вход 25.

Два одноразрядных сумматора объединены в схему параллельного двоич20 ного двухразрядного сумматора с последовательным переносом в отличие от режима сложения операндов, представ.ленных с основанием 44 где два одноразрядных сумматора объединялись в

25 схему параллельного двоичного двухразрядного сумматора с параллельным переносом.

Запоминание переноса с выхода 21 при сложении младшего из двух разря30 дов, поступающих на соответствующие входы 17 и 18, осуществляется не на триггере 3, входящем в первый одноразрядный сумматор, как в режиме сложения операндов, представленных в коде с основанием 44, а на триггере. 4 второго одноразрядного сумматора, и запоминание переноса с выхода 23 при сложении старшего из двух разрядов, поступающих на.соответст40 вутащие входы 19 и 20, осуществляется на триггере 3 первого одноразрядного сумматора.

Значение одноразрядной суммы в каждом такте снимается поочередно с

45 выходов сумматора, во всех нечетных тактах работы (первом, третьем и т.До) - с выхода 28, во всех четных тактах работы - с выхода 29,

При м е р. Реализация операции

50 сложения при двоичном представлении операндов.

Пусть:

А = 0 1 10 1 8 = 0 0 011

55 На первом такте сложения на входах 19 и 20 отсутствует информация, на входы 17 и 18 поступают два единичных сигнала. Так как первоначально триггеры 3 и 4 установлены в ну- ^:

7

]488789

8

левые состояния, то значение одноразрядной суммы на выходе 28 нулевое, образованный в результате сложения перенос на выходе 21 поступает через элементы И 11 и ИЛИ 16 на информационный вход триггера 4 и, поскольку на выходе 24 полусумматора 2 присутствует нулевой сигнал, разрешающий прохождение тактового импульса на синхровход триггера 4, единица переноса записывается в триггер 4.

На втором такте сложения на входы 19 и 20 поступают соответственно "О" и "1”, на входах 17 и 18 информация отсутствует. Учитывая перенос, записанный в триггере 4, на выходе 29 получают нулевое значение суммы. На этом такте суммирования единичные сигналы с выхода триггера и выхода 24 суммы полусумматора 2 совместно с единичным значением сигнала на входе 25 поступают на входы элемента И 14, с выхода которого через элемент ИЛИ 15 поступают на информационный вход триггера 3 и данным тактовым импульсом, поступающим на синхровход триггера 3, запоминаются в нем.

На третьем такте сложения на входах 19 и 20 информация отсутствует, на входы 17 и 18 подается соответственно "1" и "О", значение суммы на выходе 22 полусумматора 1 - "1",значение переноса на выходе 21 - "О". Учитывая единицу, записанную на предыдущем такте работы в триггере 3, на входах первого сумматора 7 по модулю два присутствует две единицы, что обеспечивает получение йа выходе 28 нулевого значения суммы и запись "1" через элементы И ί3 и ИЛИ 16 в триггер 4.

На четвертом такте сложения на входах 19 и 20 присутствуют сигналы соответственно "0" и "1", на входах 17 и 18 информация отсутствует, значение суммы на выходе 21 - "0", на выходе 22 - "1", записанной в триггере 4 на предыдущем такте, поступает на вход сумматора 8 по модулю два и обеспечивает появление нулевого значения суммы на выходе 29, а также запись единицы аналогично процессу, описанному на предыдущем такте, в триггер 3₀

На пятом.такте сложения на входе 1 7 - "0", на входе 18 -- "0", на

входах 19 и 20 информация отсутствует. На выходе 22 суммы - "О", на выходе 21 - "О", на первый вход сумматора 7 по модулю два поступает с выхода триггера 3 единица, записанная на предыдущем такте суммирования,

что ведет к формированию "1" на выходе 28.

10 Ϊ '

В связи с тем, что при сложении η разрядных двоичных чисел выполняется (п+1 ) суммирований, а при сложении η разрядных кодов с

15 иррациональным основанием Ч? (п/2+

+ 1) суммирований (т.е. в два раза меньше), это позволяет повысить быстродействие сумматора в данном .режиме почти в два раза.

Claims

Формула изобретения

25 Сумматор последовательного действия, содержащий первый и второй полусумматоры, первый и второй триггеры, первый и второй элементы ИЛИ-НЕ,первый и второй сумматоры по модулю два, причем выходы суммы первого и второго го полусумматоров соединены соответственно с входами первого слагаемого первого и второго сумматоров по модулю два, входы второго слагаемого которых соединены соответственно с

35 выходами первого и второго триггеров, входы разрешения приема которых соединены соответственно с выходами первого и второго элементов ИЛИ-НЕ,первые входы которых объединены и соеди40 йены с тактовым входом сумматора, выходы суммы первого и второго полусумматоров соединены соответственно с вторыми входами первого и второго элементов ИЛИ-НЕ, входы первых раэря45 дов первого и второго слагаемых сумматора соединены соответственно с входами первого и второго слагаемых первого полусумматора, выход первого

-сумматора по модулю два является вы50 ходом первого разряда суммы сумматора,.о тличающийся тем, что, с целью расширения функциональных возможностей за счет сложения чисел в двоичных кодах и в кодах с

55 иррациональным основанием. "{2» ^он

содержит с первого по шестой элементы И, первый и второй элементы ИЛИ,

»

причем входы вторых разрядов перво.1488789

9

го и второго слагаемых сумматора соединены соответственно с входами первого и второго слагаемых второго полусумматора, выход второго.сум- д матора по модулю два является выходом второго разряда суммы сумматора, выходы первого и второго элементов И соединены с соответствующими . входами первого элемента ИЛИ, выход ,о которого соединен с информационным входом первого триггера, выходы третьего и четвертого элементов И соединены соответственно с первым и вторым входами второго элемента ИЛИ, 15 выход которого соединен с информационным входом второго триггера,вход задания двоичного сложения сумматора соединен с первыми входами первого, третьего, пятого и шестого 20

10

элементов И, вход задания сложения в коде с иррациональным основанием сумматора соединен с первыми входами второго и четвертого элементов И, выход переноса первого полусумматора соединен с вторыми входами второго и третьего элементов И, выход переноса второго полусумматора соединен с вторыми входами первого и четвертого элементов И, выходы суммы первого и второго полусумматоров соединены соответственно с вторыми входами пятого и шестого элементов И, выходы,,которых соединены соответственно с третьими входами второго и первого элементов ИЛИ, выходы первого и второго триггеров соединены соответственно с третьими входами пятого и шестого· элементов И_о