SU1580568A1 - Устройство дл обнаружени и исправлени ошибок в кодовой последовательности - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых вычислительных машинах и их элементах, использующих код условных вычетов. Наличие двух режимов работы позвол ет использовать предлагаемое устройство в устройствах повыщени  верности систем передачи данных, а также дл  повышени  верности информации в сет х ЭВМ. Цель изобретени   вл етс  расширение функциональных возможностей путем обеспечени  режима кодировани  информации и повышени  помехоустойчивости за счет исправлени  "плавающей" групповой ошибки. Устройство содержит информационный 1 и тактовый 2 входы, элементы НЕ 3,30 и 20, элементы И 4, 5,31,37,38,39,40,52,55,26 и 27, элементы ИЛИ 6,29,32,41,42,43 и 49,56,16,54 и 28, регистры 7,8,9 и 25, счетчики 33,44 и 46 импульсов, дешифраторы 34,47 и 45, группу 50 формирователей сигналов, группу накапливающих сумматоров 11, вход 12 режима кодировани , коммутаторы 13,21,22 и 23, группу регистров 14, группу коммутаторов 15, блоки 10,19,57 и 58 пам ти, элемент И-НЕ 51, элементы 36, 59 и 53 задержки, триггер 48,умножитель 17, блок 18 сравнени , группу 24 элементов ИЛИ, выход 60 и вход 61 режима декодировани . 1 ил.

Description

Изобретение относитс  к области вычислительной техники и предназначено дл  применени  в цифровых вычислительных машинах, их пам ти и уст- ройствах обмена информацией,а также в каналах св зи сетей ЭВМ дл  повышени  верности информации.

Целью изобретени   вл етс  расширение функциональных возможностей путем обеспечени  режима кодировани  информации и повышени  помехоустойчивости за счет исправлени  плавающей групповой ошибки.

На чертеже представлена структур- на  схема устройства.

Устройство содержит информационный вход 1, тактовый вход 2, элемент НЕ 3, элементы И 4 и 5, элемент ИЛИ 6, регистры 7-9, блок 10 пам ти, группу накапливающих сумматоров 11, вход 12 режима кодировани , коммутатор 13, группу регистров 14, группу коммутаторов 15, элемент ИЛИ 16, умножитель 17, блок 18 сравнени , блок 19 пам - ти, элемент НЕ 20, коммутаторы 21-23, группу 24 элементов ИЛИ, регистр 25, элемента И 26 и 27, элементы ИЛИ 28 и 29, элемент НЕ 30, элемент И 31, элемент ИЛИ 32, счетчик 33 импульсов, дешифратор 34, элемент НЕ 35, элемент 36 задержки, элементы И 37-40, элементы ИЛИ 41-43, счетчик 44 импульсов дешифратор 45, счетчик 46 импульсов, дешифратор 47, триггер 48, элемент ИЛИ 49, группу 50 формирователей сигналов , элемент И-НЕ 51, элемент И 52, элемент 53 задержки, элемент ИЛИ 54, элемент И 55, элемент ИЛИ 56, блоки 57 и 58 пам ти, элемент 59 задержки, выход 60 устройства, вход 61 режима декодировани .

Устройство дл  обнаружени  и исправлени  ошибок реализует код условных вычетов или ВУ-код, в котором информационна  часть сообщени  (слова , числа), представленного в любой системе счислени 4 например двоичной, или в виде, любого кода, представленного в виде набора цифр, сопровожда- етс , как и при известных способах контрол  по модулю, контрольным числом . В отличие от известных способов при расчете контрольного признака используютс  элементы теории остаточ- ных классов, что и дает название коду - код условных вычетов. В отличие от известных способов процессы получени  контрольного признака - кодировани  и процесс обнаружени  и исправлени  ошибок - декодировани  заключаютс  в следующем.

Исходный код разбиваетс  на определенное число групп разр дов п, кажда  из которых условно рассматриваетс  как остаток от делени  некоторого числа А на набор взаимно простых оснований V,Ј,...,РМ. Таким образом , исходный код, например двоичное число А, представл етс  в виде условного числа

А с/-| ,сЈг,..., обц

и условно считаетс  числом в системе остаточных классов, в котором tf; - остаток от делени  условного числа А , двоичный код которого соответствует исходному числу А , на набор условных оснований Р- (,2,...,п), а величина условных оснований выбираетс  так, что выполн етс  условие , где Sj - разр дность 1-й группы.

Дл  обнаружени  ошибок в таком числе А необходимо введение избыточности , использу  остаток ( оЈ - от делени  числа А на дополнительное основание - контрольный модуль g. Вычисление этого оста-ска может быть осуществлено по известным в остаточных классах правилам.

Из теории остаточных классов известно , что при условии

9 Р

s - h

где Р у, - наибольшее условное основание из их совокупности, возможно обнаружение ошибок любой кратности в одном из оснований числа А с веро тностью равной единице. Представление исходного кода А совместно с контрольным признаком otg в виде условного слова в системе остаточных классов (код условных вычетов) позвол ет использовать дл  обнаруживани  ошибок то,что любое искажение условного кода по одному из условных оснований переводит условное число А из диапазона (С,Р) в

диапазон (P,Pg), где П . При

л

этом исходное условное число А увеличиваетс  на величину 1, 1Ц, где Rj Pg/P; т.е. искаженное число

r- i

А + IJ RJ,

(1)

причем

IJR;

ii.e.

,

гг.-№--ЧС учетом (4) после несложных преобразований получают

так как

.

Отсюда видно, что неискаженные числа удовлетвор ют условию

.

(2)

Это условие позвол ет организовать контроль информации с определением фанта наличи  либо отсутстви  ошибки. Дл  доказательства этого представл ют контролируемое число А с помощью ортогональных базисов так, что

fn-н .

(3)

где ,

Н

- знак который означает « вычисление остатка от делени  х на у;

- ортогональные базисы выб- 35 Ло( J R l l панной системы остаточных I J Р1

ранной системы остаточных классов, удовлетвор ющие услови м

Р;

где .

В;

m, R

Г R 7 - i Р; (Мр; -

га;

- вес 1-го ортогонального базиса , определенный так, что

-(rL

Представл ют (3) в виде

(VH

гн«

i-i

R,

где квадратные скобки означают вы- числение целой части соответствующего выражени . Тогда условие (2) может быть записано в виде

10

г ЧВД-;. «)

ri L - J в

ти.

где g - контрольное основание, а О

порогова  константа.

Величины k(i 1,2,..., п) могут

быть вычислены заранее и записаны

соответствующим образом в блок пам - . Обозначают ™ - Т

;.( r« J

через Z и рассматривают, как исправл ютс  ошибки в сообщени х, представленных в ВУ-коде. Пусть ошибка в условном остатке по i-му основанию, тогда вычисл ют величину

1; Z-P; .

Исход  из полученного результата, может быть вычислена величина поправки к неправильному условному остатку

35 Ло( J R l l I J Р1

40

45

50

Р;

где .

Величины R и R ,  вл ютс  достаточно большими числами и поэтому дл  сокращени  разр дности целесообразно использовать преобразование

4 {{Рг1„-Г« Ц.

U г(г,

при котором оба множител  меньше Р(- , т.е. станов тс  малоразр дными. Далее остаетс  только скорректировать сЈ на и при этом получаетс  правильный результат.

Важно отметить, что А может вычисл тьс  дл  всех условных остатков, однако правильным оно будет лишь дл  одного искаженного остатка. Поэтому важно решить какой остаток правильный , а какой искаженный, т.е. определить место искажени . Дл  этого

можно обе части выражени  (5) умножить на Pj j

ZP; Јi.

1 g

Если остаток по основанию Р искажен , то это неравенство вдаолн етс . Таким образом, провод  такое сравнение , можно найти место ошибки.

Дл  этого при разбиении исходного кода на группы первые групп получают как первые условные вычеты по основанию Р , вторые 7 групп - как вторые условные вычеты по основанию Р и так далее, т.е. каждые (i-I,2,. ...,п) Д групп рассматриваютс  как условные вычеты по основанию Р;. Таким образом, исходный код представл етс  как Д перемеживающихс  условных слов (каналов) в остаточных классах по п групп в каждом. Дл  каждого из этих каналов (условных- слов) рассчитываетс  контрольный признак (Х -в(п+,). Полученные /Д контрольных признаков приформировываютс  к исходному коду. При этом ни структура, ни величина исходного кода не мен ютс . Тогда люба  группова  ошибка крат- нрсти (-1)8+1, где S - число разр дов в условных группах, вызывает искажение не более S разр дов в одной из групп каждого или некоторых из каналов. Как показано, така  ошибка в каждом из каналов легко обнаруживаетс  и исправл етс .

.Обнаруживающие и исправл ющие возможности кода определ ютс  величиной g, поэтому дл  увеличени  g надо либо увеличивать разр дность остатка по контрольному основанию, либо использовать составные контрольные основани , например, малоразр дных чисел .

В предлагаемом устройстве выбраны два контрольных основани 

ё- ргт-ттнгРегистр 9 предназначен дл  приема подгрупп-остатков по рабочим и по контрольным основани м, а регистр 8 Только дл  приема двух старших разр дов подгрупп-остатков .по контрольным основани м

Блок 10 пам ти служит дл  табличного расчета дробной части произведени  числа р(; - остатка по какомуml

либо основанию на константу . Выборка дробной части 1-го произведени  происходит по четырехразр дному адресу , формируемому счетчиком 44 импульсов .

Накапливающие сумматоры 11, управл  сь группой 50 формирователей, по очереди принимают каждую -ю дробную

часть произведени  о(; pf и формируют

сумму

15

п+г

Т ы- Э-1 Ъ

При этом накапливаетс  только дробна  часть суммы

тг

.

;

р.

Регистры 14 предназначены дл  при- ема L после формировани  сумм и содержат по 1 разр дов.

Группа коммутаторов 15 предназначена дл  поочередного разрешени  каждому из сформированных Z посту- пить на 1-разр дный умножитель 17, который вычисл ет произведение в режиме Декодер и ,,, F, где PKJ и Р соответственно первое и второе контрольные основани , в ре- жиме Кодер. Блок 18 сравнени  выполн ет функции сравнени  двух чисел s дробной части произведени  t с

константой --, и его знаковый разр д

Ь

 вл етс  выходным сигналом этого элемента .

Устройство может работать в режимах Кодер и Декодер. Режим Кодер предназначен дл  формировани  из информации кода условных вычетов - ВУ-кода, т.е. вычислени  остатков по контрольным основани м и передачи их вместе с информацией потребителю . Режим Декодер предназначен дл  декодировани  информации, исправлени  ошибок и выдачи только информационной части сообщени , т.е. остатков только по рабочим основани м. В каждом из режимов можно четко выделить два цикла работы.

Устройство работает следующим образом .

В режиме Декодер исправл ютс  ошибки в остатках по рабочим основа

915

ни м, а в режиме Кодер - в остатках по контрольным основани м, которые заранее выбираютс  неточными (например, нулевыми), т.е. принципиальной разницы в работе устройства в различных режимах нет. Рассматривают работу устройства в режиме Декодер и потом отмечают небольшие различи  режима Кодер (они в основном св заны с пор дком приема и выдачи информации).

В исходном положении при отсутствии сигналов Кодер или Декодер элементы ИЛИ 29 и НЕ 30 формируют сигнал общего сброса устройства в нуль. При этом производитс  установка в нуль регистров 7-9, накапливающих сумматоров 11, регистров 14, триггера 48, счетчиков 33,44 и 46 через элементы ИЛИ 32 и 43 соответ

ственно.

При приходе сигнала на вход 61 режима декодировани  начинаетс  первый цикл работы. Единичный сигнал на выходе логического элемента ИЛИ 29 разрешает подачу синхроимпульсов через логический элемент И 31 на счетчик 33 и регистр 7. Элемент НЕ 30, инвентиру  этот единичный сигнал, снимает сигнал общей установки в нуль. Начинаетс  работа первого цикла . Номер цикла характеризует состо ние триггера 48. Если триггер 48 находитс  в нулевом состо нии, то единичный сигнал с его инверсного выхода поступает вместе с единичным сигналом на входе 61, на вход элемента И 40 и через элемент ИЛИ 42 на вход элемента И 5. Там этот единичный сигнал разрешает запись информации в последовательном коде в регистр 7 с ее последующим сдвигом синхроимпульсами, а элемент НЕ 3 ин- вентирует этот сигнал и нуль на его выходе, поданный на вход элемента И 4, запрещает организацию режима циклического сдвига дл  регистра 7. Таким образом, пока триггер 48 находитс  в нулевом состо нии, регистр 7 записывает информацию из канала.

Счетчики 33,44 и 46 первоначально установлены в нулевое состо ние. С приходом каждого синхроимпульса измен етс  состо ние счетчика 33. С приходом S-ro синхроимпульса единица на S-1-м выходе дешифратора 34 совпадает с единицей на входе элемента

И 37, котора  сформирована элемента- ,тора  соответствует началу обработки

568

10

ми ИЛИ 49 и НЕ 35, так как дешифратор 45 находитс  в нулевом состо нии (единица на нулевом выходе) и единичный сигнал, пройд  через элемент ИЛИ 41, разрешает запись S накопившихс  в регистре 7 элементов сообщени  в регистр 9, измен ет на единицу состо ни  счетчика 46 и дешифратора 47 и, проход  через элемент ИЛИ 32, устанавливает в нуль счетчик 33.

Код записанной подгруппы вместе с двоичным кодом номера группы составл ют адрес блока 10 пам ти, который находитс  в состо нии посто нной выборки . Из блока 10 пам ти выбираетс  дроб . m г на  часть числа tf;j --, где j - номер

подгруппы 1-й группы, и по 1-разр д0

5

0

5

0

5

0

ным шинам подаетс  на все накапливающие сумматоры 11. Тем временем на выходе дешифратора 47 по вл етс  единица , котора , проход  через второй формирователь группы 50, превращаетс  в сигнал такой длительности, котора  не позвол ет произвести многократной записи информации в накапливающие сумматоры 11. Когда И1; J попадает на все накапливающие сумматоры 11, происходит выборочна  запись в данном случае в один из накапливающих сумматоров 11.1

Далее приход т еще А -1 подгруппы первой группы, которые благодар  разным состо ни м дешифратора 47 записываютс  в разные накапливающие сумматоры 11 и, в результате, после прохождени  первой группы в каждом накапливающем сумматоре 11 имеетс  свое число.

Вместе с сигналом записи последней подгруппы в данной группе формируетс  сигнал изменени  на единицу состо ни  счетчика 44 и дешифратора 45. Так накапливаетс  в накапливающих сумматорах информаци  по всем рабочим основани м .

Остатки по контрольным основани м содержат S+r разр дов и устройство функционирует при обработке этой информации также, только счетчик 33 должен считать до S+r-1, Это организуетс  следующим образом. При окончании записи последней подгруппы по рабочему основанию на п выходе дешифратора 45 устанавливаетс  единица, ко

S+r-разр дных подгрупп. Эта единица, проход  через элементы ИЛИ 49 и НЕ 35, запрещает по вление единицы на выходе элемента И 37 и после накоплени  S разр дов информации. Сигнал с выхода элемента ИЛИ 49, поданный на .вход элемента И 38, дает возможность счетчику 33 считать до S+r+1, а потом единица, полученна  на выходе дешиф- ратора 34, повтор ет функции единицы на выходе элемента И 37, но, кроме этого, еще разрешает запись т старших разр дов остатка по контрольному основанию в регистр 8. При этом после такого такта в регистрах 8 и 9 находитс  остаток по контрольному основанию.

Таким образом, обрабатываетс  две группы, в результате чего, в накапли- вающих сумматорах 11 к уже полученным

«С- , Ш|„

суммам (. где n число рабо . J г 1 1

чих оснований, добавитс  по два чис ae4jif

. После

записи в

П

регистры 8 и 9, последней группы обк л на нулевом выходе дешифратора 47 устанавливаетс  единица. Она передаетс  на счетный вход счетчика 44 и единица по вл етс  на (п+2)-м выходе дешифратора 45. Это признак конца формировани  Z. Он через элемент ИЛИ 43 устанавливает в нуль счетчик 44, записывает сформированные Z , - Za в соответствующие регистры 14 и устанавливает в единицу триггер 48, перевод  устройство во второй цикл.

Так как сигнал на входе 61 продолжаетс  еще столько же, то синхроимпульсы поступают в устройство, однако нулевой сигнал на инверсном выходе триггера 48, поступа  на входы элементов И 39 и 40, приводит к по влению нулей на их выходах, которые поступают на входы элемента ИЛИ 42. На выходе последнего устанавливаетс  нуль, который запрещает прием информации из канала, попада  на один из входов элемента И 5 и, инвертиру сь элементом НЕ 3, попадает на вход элемента И 4. Таким образом разрешаетс  циклический сдвиг информации в регистре 7. Приход щие синхроимпульсы , циклически сдвига  информацию, имитируют повторное поступление накопленной информации, при этом устройство работает таким же образом, как в предыдущем цикле, однако еди

Q

Q

5

0

нич ный сигнал с выхода триггера 48, поступа  на входы коммутатора 13, разрешает передачу подгрупп на входы блока 19 пам ти и коммутатор 21. Эти t подгруппы передаютс  по S-разр дной шине, так как в режиме Декодер на выходе устройства нужны только остатки по рабочим основани м, а в режиме Кодер, когда надо передавать остатки по контрольным основани м, они заранее выбираютс  искаженными (потом исправл ютс ), а значит, их старшие разр ды можно не передавать вообще .

Так как все счетчики и дешифраторы работают так же,как и в первом цикле, то с приходом каждой новой подгруппы измен етс  состо ние счетчика 46. Сигналы с выходов дешифратора 47, по очереди поступа  на группу коммутаторов 15, разрешают прохождение записанных в регистрах 14 Z - Z/ через элемент ИЛИ 16, которые по сути объедин ют каналов, на вход умножител  17.

Последний умножает Z на Р (основание , остатком по которому  вл етс  данна  подгруппа), которое выбираетс  из блока 57 пам ти по адресу, формируемому счетчиком 44, так как подгруппы каждой группы - остатки по одному и тому же основанию, В это же врем  выбираетс  из блока 58 пам ти

Р обратный ход числа --, где

&

В случае если по основанию Pj подгруппе имеетс  ошибка,

часть числа

ZJP;

к,- j-й то дробна 

р;

становитс  меньше

Li

g

поэтому разность этих чисел вычисл етс  сравнивающим блоком 18, ив случае по влени  в знаковом разр де этого блока 18 единицы делаетс  вывод о том, что

Z;P g J

i - tzjp;l

ЈziP-, 1 - цела  часть числа,

ошибка находитс  в j-и подоснованию Р и ее надо исгде

а значит, группе по правл ть.

Исправленное значение вычисл етс  в блоке 19 пам ти дл  каждой подгруппы , однако оно имеет правильное значение только в том случае, если эта подгруппа ошибочна. Таким образом перед коммутаторами 21-23 имеют подгруппу , пришедшую из канала, исправленную подгруппу и сигнал о наличии или отсутствии ошибки в данной подгруппе . Если ошибка есть, то через коммутатор 22 пропущена исправленна  подгруппа,а на входе коммутатора 21, .на который подаетс  подгруппа, прин та  из канала, подаетс  сигнал ошибки , инвентированный элементом НЕ 20 и запрещающий дальнейшую передачу этой неправильной подгруппы. Таким образом после объединени  - группы ИЛИ 24 на вход регистра 25 попадают правильные или исправленные подгруппы . В выходной регистр 25 эта информаци  записываетс  по сигналу записи который формируетс  как задержанный элементом 59 сигнал записей в накапливающие сумматоры 11, объединенные на элементе ИЛИ 56. Величина задержки элемента 59 при этом выбираетс  такой, чтобы записать информацию в регистр 25 в тот момент, когда она устанавливаетс  на его входе. Из регистра 25 выдаетс  информаци . При этом, если необходимо выдавать остатки по рабочим основани м, т.е. четырехразр дные подгруппы, го используетс  (5-1)-й выход регистра 25 Единичный сигнал об обработке остатков по контрольным основани м можно получить на выходе элемента ИЛИ 49. Дл  получени  сигнала об обработке остатков по рабочим основани м этот сигнал надо пр оинвертировать. Это делаетс  на элементе НЕ 35, На вход логического элемента И 27 подаетс  сигнал с (S-1)-ro выхода регистра 25 и выхода элемента НЕ 35, чем обеспечивают выдачу остатков по контрольным основани м через элемент ИЛИ 28, выполн ющего объедин ющие функции в каналах.

В режиме Декодер выдавать остатки по контрольным основани м нельз , поэтому после выдачи остатков по рабочим основани м на вход элемента И-НЕ 51 подаетс  единичный сигнал с элемента ИЛИ 49 и сигнал с входа 61. При совпадении единиц на входах элемента И-НЕ 51 на его выходе устанавливаетс  нуль, который, проход  через элемент ИЛИ 54, запрещает выдачу синхроимпульсов на регистр 25. Элемент 53 задержки обеспечивает возможность пройти последней вьщаваемой подгруппе в канал, после чего подача

0

5

0

5

0

5

0

5

0

5

синхроимпульсов на регистр 25 прекращаетс .

Второй цикл заканчиваетс  по окончании сигнала на входе 61. В режиме Кодер работа устройства отличаетс  тем, что по сигналу на входе 12 на вход элемента И 52 в первом цикле работы информаци  записываетс  в регистр 7 до тех пор, пока не сформируетс  на выходе элемента НЕ 35 единичный сигнал, т.е. пока накапливаютс  остатки по рабочим основани м. Дальше регистр 7 устанавливаетс  в режим циклического сдвига, а так как в старших разр дах регистра 7 записаны нули, то при накоплении суммы вместо остатков по контрольным основани м записываютс  нули. В режиме Кодер из блока 57 пам ти выбираютс  не основани  Р| , а произведени  оснований РЛи Рл+2, которые выбираютс  когда сформирован адрес п+1 или п+2 на входе этого блока пам ти.

Все информационные разр ды воспринимаютс  как правильные, а неправильные контрольные направл ютс  так же как и в режиме Декодер, однако г старших разр да остатка по контрольным основани м передаютс  через коммутатор 23 на вход регистра 25, сформированные контрольные разр ды выдаютс  в канал с выхода регистра 25, через элемент И 26 и ИЛИ 28.

В режиме Кодер синхроимпульсы поступают на регистр 25 до выдачи всего сообщени , т.е. на входе элемента И 52 сигнал Кодер и единица с пр мого выхода триггера 48 (во втором цикле работы) вызывают по вление единицы на его выходе, т.е. на входе элемента ИЛИ 54 установлена единица, котора , передава сь на вход элемента И 55, разрешает прохождение синхроимпульсов на регистр 25, Работа в режиме Кодер заканчиваетс  с окончанием сигнала на входе 12.

Устройство обеспечивает повышение веро тности обнаружени  и исправлени  ошибок за счет того, что позвол ет обнаруживать и исправл ть произвольно размещаемые в пределах кодовой комбинации ошибки кратности и менее, в то врем  как в известном устройстве невозможны обнаружени  и коррекци  плавающих ошибок кратностью более одного разр да . Расширение функциональных возможностей св зано с введенной в уст

ройство, нар ду с функцией декодировани , функцией кодировани  исходных кодовых комбинаций, в то врем  как в известном устройстве реализована только функци  декодировани .

Claims (1)

1. Формула изобретени 

   Устройство дл  обнаружени  и исправлени  ошибок в кодовой последовательности , содержащее первый элемент И, первый вход которого  вл етс  тактовым входом устройства, а выход соединен с информационным входом перво- го счетчика импульсов, выходы которого подключены к входам первого дешифратора , первый1 вход первого элемента ИЛИ объединен с входом первого элемента задержки, выход которого под- ключей к информационному входу второго счетчика импульсов, выходы которого подключены к входам второго дешифратора , выходы которого подключены соответственно к первым входам коммутаторов группы, выход второго элемента ИЛИ подключен к счетному входу триггера, пр мой выход которого соединен с первым входом второго элемента И, первый регистр, выходы первого блока пам ти подключены к первым информационным входам накапливающих сумматоров группы, группу регистров , выходы которых подключены к вторым входам коммутаторов группы, выходы первого коммутатора подключены к первым входам второго блока пам ти, выходы третьего и четвертого блоков пам ти подключены соответственно к первым входам умножител  и блока ера- внени , выход которого подключен к входу первого элемента НЕ, второй и третий элементы задержки, второй - четвертый коммутаторы, третий элемент И, отличающеес  тем, что с целью расширени  функциональных возможностей устройства за счет обеспечени  режима кодировани  информации и повышени  помехоустойчивости за счет исправлени  плавающей групповой ошибки, в него введены второй - четвертый элементы НЕ, элемент И-НЕ, второй - четвертый регистры, группа формирователей сигнала, третий счетчик импульсов, третий дешифратор, группа элементов ИЛИ, четвертый - одиннадцатый элементы И, третий - одиннадцатый элементы ИЛИ, первьй вход третьего элемента И  вл етс  ин

   0

   5

   5 до

   0

   35

   45

   50

   55

   формационным входом устройства, а выход подключен к первому входу четвертого элемента ИЛИ, выход которого подключен к информационному входу первого регистра, первый и вторые информационные выходы которого подключены соответственно к информационным входам второго и третьего регистров, выходы которых подключены к информационным входам первого блока пам ти, выход третьего элемента ИЛИ подключен непосредственно к второму входу первого элемента И и через третий элемент НЕ к входам сброса первого - третьего регистров, первому входу второго элемента ИЛИ, второму входу первого элемента ИЛИ, входам сброса накапливающих сумматоров группы и регистров группы, входам сброса второго счетчика и триггера инверсный выход которого подключен к первым входам седьмого и восьмого элементов И, выходы которых подключены к первому и второму входам шестого элемента ИЛИ, выход которого подключен непосредственно к второму входу третьего элемента И и через второй элемент НЕ к первому входу четвертого элемента И, второй вход и выход которого подключены соответственно к выходу старшего разр да первого регистра и второму входу четвертого элемента И, выход первого элемента ИЛИ соединен с входом сброса первого счетчика импульсов , первьй вход дев того элемента И объединен с входом сдвига первого регистра и подключен к выходу первого элемента И, выходы первого дешифратора подключены соответственно к первым входам п того и шестого элементов И, выходы каждого накапливающего сумматора группы подключены к вторым информационным входам одноименного сумматора и информационным входам соответствующего регистра группы , входы записи всех регистров груп- пы объединены с входом сброса третьего счетчика импульсов и подключены к выходу второго элемента ИЛИ, нулевой выход второго дешифратора соединен с информационным входом третьего счетчика импульсов, выходы которого . подключены к адресным входам первого - четвертого блоков пам ти и входам третьего дешифратора, первый, второй и третий выходы которого подключены соответственно к второму входу второго элемента ИЛИ, и первому и

   второму входам седьмого элемента ИЛИ, выход которого подключен непосредственно к второму входу шестого элемента И, через второй элемент задержки к первым входам элемента И-НЕ и дес того элемента И, и через четвертый элемент НЕ к вторым входам п того и седьмого элементов И и первому входу одиннадцатого элемента И, выход п -. того элемента И подключен к первому входу п того элемента ИЛИ, выход шестого элемента И подключен к входу записи второго регистра и второму входу п того элемента ИЛИ, выход которо- го подключен к входу первого элемента задержки и входу записи третьего регистра , входы группы формирователей сигналов подключены к соответствующим выходам второго дешифратора, выходы группы формирователей сигналов подключены к входам записи соответствующих накапливающих сумматоров группы и входам восьмого элемента ИЛИ, выход которого через третий элемент задержки подключен к входу записи четвертого регистра, первый вход первого коммутатора соединен с выходами третьего регистра, второй вход первого коммутатора объединен с вторым входом элемента И-НЕ и подключен к пр мому выходу триггера, выходы первого коммутатора подключены к первым входам второго коммутатора и первым информационным входам второго блока пам ти, выходы элемента И-НЕ и второго элемента И подключены соответственно к первому и второму входам дес того элемента ИЛИ, выход которого .

   5

   5

   0

   5

   подключен к второму входу дев того элемента И, выход которого подключен к входу сдвига четвертого регистра, выходы коммутаторов группы подключены к входам дев того элемента ИЛИ, выход которого соединен с вторым входом умножител , выходы которого подключены к второму входу блока сравнени  и к вторым информационным входам второго блока пам ти, выходы которого подключены к первым входам четвертого и третьего коммутаторов, вторые входы и выходы второго и третьего коммутаторов подключены соответственно с выходам первого элемента НЕ и блока сравнени  и первым и вторым входам элементов ИЛИ группы, выходы которых и выходы четвертого коммутатора подключены соответственно к первым и вторым информационным входам четвертого регистра, первый и второй выходы которого подключены соответственно к вторым входам дес того и одиннадцатого элементов И, выходы которых подключены соответственно к первому и второму входам одиннадцатого элемента ИЛИ, выход которого  вл етс  выходом устройства, второй вход второго и третий вход седьмого элементов И, четвертого коммутатора и первый вход третьего элемента ИЛИ объединены и  вл ютс  входом режима кодировани , вторые входы третьего элемента ИЛИ и восьмого элемента И объединены с третьим входом элемента И-НЕ и  вл ютс  входом режима декодировани  устройства,