SU1566409A1 - Устройство управлени дл доменной пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в запоминающих устройствах на цилиндрических магнитных доменах. Цель изобретени  - расширение области применени  устройства за счет предварительной буферизации записываемых и считываемых данных. Устройство управлени  дл  доменной пам ти содержит сдвигающий регистр 1 карты годности, элементы И 2,3, накопительный сдвигающий регистр 4, счетчик 5, триггер 6, регистр 7 числа, блок 8 буферной пам ти, выходной сдвигающий регистр 9, буферный регистр 10, мультиплексоры 11,12, селектор 13, группу блоков оперативной пам ти 14, дешифратор 15, регистр 16 адреса и элемент ИЛИ 17. Изобретение позвол ет расширить область применени  устройства, поскольку предварительна  буферизаци  обеспечивает возможность наращивани  числа параллельно работающих блоков доменной пам ти и создает услови  дл  асинхронной передачи слов из накопител  доменной пам ти. 1 ил.

Description

ел о а о чэ

Изобретение относитс  к вычислительной технике и может быть использовано в качестве устройства управлени  дл  запоминающих устройств на цилиндрических магнитных доменах.

Цель изобретени  - расширение области применени  устройства за счет предварительной буферизации записываемых и считываемых данных.

На чертеже приведена структурна  схема устройства управлени  дл  доменной пам ти

Устройство управлени  содержит сдвигающий регистр 1 карты годности, первый 2 и второй 3 элементы И, накопительный сдвигающий регистр 4, счетчик 5, триггер 6, регистр 7 числа, блок 8 буферной пам ти выходной сдвигающий регистр 9, буферный регистр 10, первый 11 и второй 12 мультиплексоры , селектор 13, группу 14 блоков оперативной пам ти, дешифратор 15, регистр 16 адреса и элемент ИЛИ 17.

На схеме показаны генератор 18 пр моугольных импульсов, блок 19 задержки, накопитель 20 с блоками 21 доменной пам ти, перва  группа входов-выходов 22 данных устройства, вход 23 начальной установки устройства, входы режимов чтени  24 и записи 25 устройства, группа адресных входов 26 устройства и вход 27 опроса устройства.

Устройство работает следующим образом .

Перед началом режимов записи и чтени  по входу 23 подаетс  сигнал начальной установки.

В режиме записи по группе входов-выходов 22 заноситс  число в регистр 7 числа, код адреса по группе адресных входов 26 заноситс  в регистр 16 адреса, на входе 25 присутствует сигнал режима записи, а на вход 27 адреса поступает сигнал перевод щий триггер 6 в состо ние логической 1. Блоком 19 задержки формируетс  временна  диаграмма работы устройства. С помощью триггера 6 и элемента ИЛИ 17 формируетс  импульс требуемой длительности , запускающий блок 19 задержки. По сигналам с выходов блока 19 задержки в накопитель 20 передаетс  код адреса массива данных, а коды слов массива из регистра 7 числа занос тс  в блок буферной пам ти. После заполнени  блока 8 буферной пам ти массивом данных по сигналу с блока 19 задержки из блоков 21 доменной пам ти считываютс  коды карг годности.

Карты годности поступают на входы данных первого мультиплексора 11 и поочередно заполн ют буферный регистр 10,данные из которого затем поступают в сдвигающий регистр 1 карты годности. После заполнени  сдвигающего регистра 1 карты годности на входы управлени  сдвигом этого регистра и накопительного сдвигающего регистра 4 начинают поступать

импульсы сдвига с генератора 18 Из блока 8 буферной пам ти в выходной сдвигающий регистр 9 занос тс  коды чисел, которые затем поразр дно поступают на соответствующий вход второго элемента И 3 и стро0 бируютс  разр дами соответствующей карты годности с выхода сдвигающего регистра 1. После заполнени  накопительного сдвигающего регистра 4 слово через селектор 13 передаетс  в соответствующий блок

5 группы 14 блоков оперативной пам ти. Здесь осуществл етс  предварительна  буферизаци  массива данных перед записью его в соответствующий блок 21 домечной

0 пам ти Номер блока из группы 14 задаетс  дешифратором 15

После записи очередного слова в соответствующий блок оперативной пам ти бу5 ферный регистр 10 и накопительный сдвигающий регистр 4 сбрасываютс  в начальное состо ние сигналом со счетчика 5 В буферный регистр 10 через мультиплексор 11 занос тс  карты годности из очеред0 14) го блока 21 доменной пам ти. Осуществл етс  запись массива данных в соответствующий блок оперативной пам ти группы 14 в соответствии с картами годности После окончани  формировани  масси5 ва в группе 14 блоков оперативной пам ти он переписываетс  в накопитель 20 доменной пам ти

В режиме чтени  информации в регистр 16 адреса заноситс  сод адреса мас0 сива, по входу 27 поступает сигнал адреса устройства, перевод щий триггер 6 в 1 На блоке 19 задержки с помощью триггера 6 формируетс  импульс требуемой дл  режима записи длительности И,- блоков 21 до5 менной пам ти в блоки оперативной пам ти группы 14 занос тс  массигы данных После накоплени  массива через мультиплексор 11 в буферный регистр 10 и затем в соответствующий регистр 1 передаютс 

0 слова карт годности. Поочередно осуществл етс  выборка из блоков оперативной пам ти группы 14 с помощью второго мультиплексора 12, управл емого дешифратором 15 Слова поступают в накопительный

5 сдвигающий регистр 4 и в соответствии с картами годности через первый элемент И 2 занос тс  в блок 8 буферной пам ти. После окончани  формировани  массива данных в блоке 8 буферной пам ти осуществл етс  его выдача словами через регистр 7 числа на группу входов выходов 22 дччных устройства .

Таким образом, изобретение позвол ет расширить область применени  устройства управлени .поскольку предварительна  буферизаци  обеспечивает возможность наращивани  числа параллельно работающих блоков доменной пам ти и создает услови  дл  асинхронной передачи слов из накопител  домечной пам ти

Claims (1)

1. Формула изобретени  Устройство управлени  дл  доменной пам ти, содержащее сдвигающий регистр карты годности первый и второй элементы И, накопительный сдвигающий регистр, счетчик, триггер, регистр числа, блок буферной пам ти и выходной сдвигающий регистр , причем выход сдвигающего регистра карты годности подключен к первому входу второго элемента И, группа выходов блока буферной пам ти соединена с группой разр дных входов выходного сдвигающего регистра , выход второго элемента И подключен к первому разр дному входу накопительного сдвигающего регистра, перва  группа входов-выходов регистра числа  вл етс  первой группой входов-выходов данных устройства отличающеес  тем, что. с целью расширени  области применени  за счет предварительной буферизации записываемых и считываемых данных, устройство содержит буферный регистр, первый и второй мультиплексоры селектор, группу блоков оперативной пам ти, дешифратор , регистр адреса и элемент ИЛИ, причем группа разр дных входов регистра адреса  вл етс  группой адресных входов устройства, вход установки в начальное состо ние регистра адреса соединен с входом начальной установки устройства, к которому подключены входы установки в начальное состо ние регистра числа буферного регистра, сдвигающего регистра карты годности , блока буферной пам ти счетчика, накопи тельного сдвигающего регистра, группы блоков оперативной пам ти и первый вход элемента ИЛИ второй вход которого  вл етс  пеовым синхронизирующим входом устройства, выход элемента ИЛИ подключен к входу установки в нулевое состо ние триггера, выход которого  вл етс  управл ющим выходом устройства, а вход установки в единичное состо ние триггера  вл етс  входом опроса устройства, вход приема регистра адреса подключен к второму синхронизирующему входу устройства, а разр дные выходы регистра адреса  вл ютс  адресными выходами устройства, втора  группа входов-выходов регистра числа соединена с группой числовых входов-выходов блока буферной пам ти, однобитовый числовой вход которого подключен к выходу

   первого элемента И, первый которого соединен с выходом сдвигающего регистра карты годности, второй вход первого элемента И подключен к входу режима чтени 

   устройства, с которым соединен вход режима чтени  блока буферной пам ти, вход режима второго мультиплексора и вход режима чтени  группы блоков оперативной пам ти, третий вход первого элемента И

   0 соединен с выходом старшего разр да накопительного сдвигающего регистра, группа разр дных выходов которого подключена к входам данных селектора, группа управл ющих входов которого сое5 динена с группой выходов дешифратора, к которым подключены группы управл ющих входов первого и второго мультиплексоров, группа входов дешифратора соединена с группой выходов счетчика, счетный вход ко0 торого  вл етс  третьим синхронизирующим входом устройства, первый управл ющий выход счетчика подключен к первому управл ющему входу блока буферной пам ти, а второй управл ющий выход

   5 счетчика соединен с входами приема буферного регистра и накопительного сдвигающего регистра, вход управлени  сдвигом которого подключен к четвертому синхрони- зирущему входу устройства, с которым св 0 заны второй управл ющий вход блока буферной пам ти и входы управлени  сдвигом выходного сдвигающего регистра и сдвигающего регистра карты годности, группа разр дных входов которого подклю5 чена к группе разр дных выходов буферного регистра, группа разр дных входов которого соединена с выходами первого мультиплексора, входы данных которого  вл ютс  входами хранени  карт годности ус0 тройства, вход приема регистра числа соединен с п тым синхронизирующим входом устройства, вход режима записи блока буферной пам ти подключен к входу режима записи устройства, с ко5 торым соединены второй вход второго элемента И,-вход режима селектора и вход режима записи группы блоков оперативной пам ти, группа входов-выходов которой  вл етс  второй группой вхо0 дов-выходов данных устройства, группа числовых входов группы блоков оперативной пам ти подключена к выходам селектора , а группа числовых выходов группы блоков оперативной пам ти сое5 динена с входами данных второго мультиплексора , выходы которого подключены к группе разр дных входов накопительного сдвигающего регистра, выход выходного сдвигающего регистра соединен с третьим входом второго элемента И.