SU1539767A1 - Устройство дл сравнени двоичных чисел - Google Patents

Устройство дл сравнени двоичных чисел Download PDF

Info

Publication number
SU1539767A1
SU1539767A1 SU884417758A SU4417758A SU1539767A1 SU 1539767 A1 SU1539767 A1 SU 1539767A1 SU 884417758 A SU884417758 A SU 884417758A SU 4417758 A SU4417758 A SU 4417758A SU 1539767 A1 SU1539767 A1 SU 1539767A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
signal
exclusive
Prior art date
Application number
SU884417758A
Other languages
English (en)
Inventor
Анжелика Олеговна Городкова
Олег Георгиевич Простаков
Original Assignee
Харьковский политехнический институт им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский политехнический институт им.В.И.Ленина filed Critical Харьковский политехнический институт им.В.И.Ленина
Priority to SU884417758A priority Critical patent/SU1539767A1/ru
Application granted granted Critical
Publication of SU1539767A1 publication Critical patent/SU1539767A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах управлени , в частности в системах ЧПУ. ЦЕЛЬ - РАСШИРЕНИЕ ОБЛАСТИ ПРИМЕНЕНИЯ ЗА СЧЕТ СРАВНЕНИЯ ПОЛОЖИТЕЛЬНЫХ И ОТРИЦАТЕЛЬНЫХ ЧИСЕЛ, КОТОРЫЕ МОГУТ БЫТЬ ПРЕДСТАВЛЕНЫ ПРЯМЫМ, ДОПОЛНИТЕЛЬНЫМ ИЛИ ОБРАТНЫМ КОДОМ. УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЧИСЕЛ СОДЕРЖИТ N ПОРАЗРЯДНЫХ УЗЛОВ СРАВНЕНИЯ 1, ГДЕ N - РАЗРЯДНОСТЬ АБСОЛЮТНОЙ ЧАСТИ ЧИСЕЛ, УЗЕЛ ЗНАКОВ 9, СОДЕРЖАЩИЙ ДВА ЭЛЕМЕНТА И 13, 14, ДВА ЭЛЕМЕНТА ИСКЛЮЧАЮЩЕЕ ИЛИ 15, 16, ЭЛЕМЕНТ ИЛИ 17 И ДВА ЭЛЕМЕНТА ИЛИ-НЕ 18, 19, И БЛОК АНАЛИЗА 5. УСТРОЙСТВО СРАВНИВАЕТ ПОЛОЖИТЕЛЬНЫЕ И ОТРИЦАТЕЛЬНЫЕ ЧИСЛА, ЗАДАННЫЕ ПАРАЛЛЕЛЬНЫМ КОДОМ, КОТОРЫЕ МОГУТ БЫТЬ ПРЕДСТАВЛЕНЫ ПРЯМЫМ, ДОПОЛНИТЕЛЬНЫМ И ОБРАТНЫМ КОДАМИ, ВИД ПРЕДСТАВЛЕНИЯ ОТРИЦАТЕЛЬНЫХ ЧИСЕЛ СОПРОВОЖДАЕТСЯ СИГНАЛОМ, ПОСТУПАЮЩИМ НА ВХОД УПРАВЛЕНИЯ. РЕЗУЛЬТАТ СРАВНЕНИЯ ДВУХ ЧИСЕЛ - РАВЕНСТВО ИЛИ НЕРАВЕНСТВО - ФОРМИРУЕТСЯ ПО СТРОБИРУЮЩЕМУ СИГНАЛУ, ПОСТУПАЮЩЕМУ НА ВХОД СИНХРОНИЗАЦИИ УСТРОЙСТВА. 3 ИЛ.

Description

СЛ
&о со vj
OS
-J
и 11 ЈЦ
Фиг.1
Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах управлени , в частности в системах ЧПУ.
Цель изобретени  - расширение области применени  за счет сравнени  положительных и отрицательных чисел, которые могут быть представлены пр мым , дополнительным и обратным кодом о
На фиг.1 представлена функциональна  схема устройства дл  сравнени  двоичных чисел; на фиг.2 - пример построени  1-го поразр дного узла сравнени ; на фиг.З - пример построени  блока анализа о
Устройство содержит п поразр дных узлов 1(, 1 Ј , ° о „, 1 п сравнени  ПУС, входы 2 и 3 сравниваемых чисел А и В соответственно, вход 4 разрешени  сравнени , блок 5 анализа выходы 6-8 устройства (А В, А . В соответственно), узел 9 знако
входы 10 ц 11 знаков а
Ь|Н сравнивемых чисел, вход 12 управлени .
Узел 9 знаков содержит элементы И 13 и 14, элементы ИСКЛЮЧАЮЩЕЕ ШШ 15 и 16, элемент ИЛИ 17 и элементы ИЛИ- НЕ 18 и 19. i-й поразр дный узел сравнени  может состо ть из двух элементов И-НЕ 20 и 21, элемента ИЛИ-НЕ 22 и элемента ИЛИ 23. Блок 5 анализа может содержать D-триггер 24, элемен НЕ 25, элемент 26 задержки и элементы И 27, 28 и 29о
Устройство работает следующим образом
На входы 2 и 3 устройства подаютс  коды сравниваемых чисел А и В, на входы 10 и 11 - их знаки. Зи к положительного числа представл етс  лог. О, отрицательного - На вход 12 управлени  подаетс  сигнал , если отрицательные числа представлены пр мым кодом, либо 1, когда отрицательные числа представлены дополнительным или отрицательным кодом, п поразр дных узлов сравнени  работают таким образом (без учета знаков сравниваемых чисел),что при равенстве кодов на его входах 2 и 3 при подаче на вход 4 разрешени  на выходе последнего поразр дного узла 1П сравнени  по вл етс  сигнал, повтор ющий импульс разрешени . Если код числа на входе 2 больше кода на входе 3, то на выходе последнего по
5
разр дного узла сравнени  независимо от сигнала разрешени  по вл етс  сигнал лог., если же код числа на входе 3 больше кода числа на входе 2, - сигнал лог.О.
Если сигнал на входе 4 разрешени  обозначим через т, тогда:
если А I Bl, то 1 независимо от т;
также
независимо от m
(Рп+( - сигнал, образованный на выходе последнего поразр дного узла lk 5 сравнени );
если I Al iBl, то Рпч 0, при ,
Р 1 при ,
т„е. при равенстве кодов сравниваемых чисел на выходе последнего поразесли (А 1В|, то Рп + 1 0,
И
5
0
0
5
0
5
0
5
р дного узла 1П сравнени  образуетс  положительный перепад сигнала, который через первую часть узла 9 знаков проходит на первый информационный вход блока 5 анализа,
Перва  часть узла 9 знаков - элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16, элемент ИЛИ 17 - пропускает положительный перепад при равенстве сравниваемых кодов только в случае одинаковых знаков чисел . Если знаки одинаковые, то на входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16. одинаковые сигналы, а значит на его выходе нулевой сигнал, поступающий на вход элемента ИЛИ 17. Наличие ну- . левого сигнала на одном из входов элемента ИЛИ 17 обеспечивает прохождение на его выход сигнала, приход щего по его другому входу. Если знаки сравниваемых чисел разные, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ J6.H на входе элемента ИЛИ 17 - единичный сигнал, который проходит на выход элемента ИЛИ 17 независимо от сигнала на его другом входе, т.е. положительный перепад (если модули сравниваемых чисел равны) не проходит через элемент ИЛИ 17„
Блок 5 анализа работает таким образом , что при по влении сигнала равенства на первом выходе узла 9 знаков по вл етс  сигнал на выходе 6 устройства (), при этом второй выход узла 9 знаков блокируетс . Если сравниваемые числа не равны, то блокируетс  первый выход узла 9 знаков, а сигпа п с его второго выхода воздействует на блок 5 анализа по его второму входу. Если А В, то сигнал по вл етс  на выходе 7 устройства, если А С В, - на выходе 8 устройства.
Если число А 0 (а,н 0), число В 0 (b,n 1), то независимо от сигнала РГЩ на втором выходе узла 9 знака - его второй части (элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, элементы И 13 и 14 и элементы ИЛИ-НЕ 18 и 19) присутствует единичный сигнал. Нулевой сигнал с входа 10 поступает на вход элемента И 14, при этом на его выходе имеетс  нулевой сигнал„ Единичный сигнал с входа 11 Ъ,н поступает на
вход элемента ИЛИ-НЕ 18, при этом на его выходе также нулевой сигнал„Два нулевых сигнала на входах элемента ИЛИ-НЕ 19 образуют на его выходе сигнал лог.1, который воздействует на блок 5 анализа таким образом, что по вл етс  сигнал на выходе 7 устройства , соответствующий А В„
Если число А отрицательное (л число В положительное ( 0), то на втором выходе узла 9 з наков нулевой уровень сигнала. Т.е„ если Рп+( 0, на обоих входах элемента ИЛИ-НЕ 18 имеетс  сигнал , а значит на, его выходе - сигнал лог. М, который обеспечивает нулевой сигнал на выходе элемента ИЛИ-НЕ 19, если Рп+, 1, то на обоих входах элемента И 14 имеетс  сигнал лог.1, а значит и на его выходе тоже единичный сигнал, Который также, поступа  на вход элемента ИЛИ-НЕ 19, обеспечивает на его выходе нулевой сигнал. При разных знаках сравниваемых чисел выход узла 9 знаков не зависит от сигнала и от уровн  сигнала на входе 12 управлени .
Если оба числа положительные и А # В, то на входах 10 и 11 устройства имеютс  нулевые сигналы, при
этом сигнал Р„
с выхода последнего поразр дного узла 1Псравнени  проходит на второй выход узла 9 знаков без изменени .
Если оба числа отрицательные и представлены пр мым кодом и знаком (А В), то на входы 10 и 11 устройства подаютс  сигналы лог„м1, на вход 12 управлени  - сигнал лог.О. При этом сигнал Р элемент
менени , а через элементы J4, 18 и 19 - с инверсией„
Если оба числа отрицательные и представлены дополнительным или обпроходит через ИСКЛЮЧАЮЩЕЕ ИЛИ 15 без из0
5
0
5
ратным кодом и знаком, то на входы 10, 11 и 12 устройства подаютс  сигналы лог. При этом сигнал РПч претерпевает двойное инвертирование, Тов. на выход узла 9 знаков он проходит без изменени .

Claims (1)

  1. Формула изобретени  Устройство дл  сравнени  двоичных чисел, содержащее п поразр дных узлов сравнени , где п - разр дность модул  числа, и блок анализа, причем поразр дные узлы последовательно соединены , первые и вторые входы поразр дных узлов сравнени  соединены с соответствующими входами соответственно первого и второго сравниваемых чисел, вход разрешени  сравнени  устройства соединен с третьим входом первого поразр дного узла сравнени  и с входом синхронизации блока анализа, выходы которого  вл ютс  выходами , А В и А . В устройства, о т- личающеес  тем, что, с целью расширени  области применени  устройства за счет сравнени  положительных и отрицательных чисел, оно содержит узел знаков, включакщий первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй элементы И, первый и второй элементы ИЛИ-НЕ и элемент ИЛИ, причем выход переноса п-го поразр дного узла сравнени  соединен с первыми входами первого элемента 5 ИСКЛЮЧАЮЩЕЕ ИЛИ и элемента ИЛИ, выход которого соединен с первым информационным входом блока анализа, второй информационный вход которого соединен 0 с выходом первого элемента ИЛИ-НЕ,первый вход которого соединен с выходом первого элемента И, первый вход которого соединен с входом знака первого числа, с первыми входами вторых эле- 5 ментов И и ИСКЛЮЧАЮЩЕЕ ИЛИ, выход
    второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента ИЛИ, второй вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом знака второго числа и с первым входом второго элемента ИЛИ-НЕ, выход которого соединен с вторым входом первого элемента ИЛИ-НЕ, вход управлени  устройства соединен с вторым входом второго элемента И, выход которого соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторыми входами первого элемента И и второго элемента ИЛИ-НЕ
    0
    0
    5
    2 О п;
    Ф/.3
SU884417758A 1988-04-27 1988-04-27 Устройство дл сравнени двоичных чисел SU1539767A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884417758A SU1539767A1 (ru) 1988-04-27 1988-04-27 Устройство дл сравнени двоичных чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884417758A SU1539767A1 (ru) 1988-04-27 1988-04-27 Устройство дл сравнени двоичных чисел

Publications (1)

Publication Number Publication Date
SU1539767A1 true SU1539767A1 (ru) 1990-01-30

Family

ID=21371798

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884417758A SU1539767A1 (ru) 1988-04-27 1988-04-27 Устройство дл сравнени двоичных чисел

Country Status (1)

Country Link
SU (1) SU1539767A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1128251, кл. G 06 F 7/02, 1983. Авторское свидетельство СССР № 1121649, кл. G 06 F 7/02, 1984. *

Similar Documents

Publication Publication Date Title
KR880000967A (ko) 듀얼 포오트 반도체 기억 장치
KR910003486A (ko) 비트 순서 전환 장치
KR880014560A (ko) 메모리 회로
SU1539767A1 (ru) Устройство дл сравнени двоичных чисел
SU1434425A1 (ru) Устройство дл определени числа,ближайшего к заданному
SU1580345A1 (ru) Устройство дл выбора среднего из трех двоичных чисел
SU1198507A2 (ru) Устройство дл сравнени числа единиц в двоичных кодах
SU1037246A1 (ru) Устройство дл сортировки чисел
RU1807477C (ru) Устройство дл сравнени чисел
SU1097997A1 (ru) Устройство дл сравнени чисел
SU1100617A1 (ru) Устройство дл ввода информации
SU1324024A1 (ru) Устройство дл сортировки информации
SU1649533A1 (ru) Устройство дл сортировки чисел
SU962920A1 (ru) Устройство дл определени экстремального числа
SU1501084A1 (ru) Устройство дл анализа параметров графа
SU1278977A1 (ru) Ассоциативное запоминающее устройство
SU1293726A1 (ru) Устройство дл сравнени чисел
SU1501056A1 (ru) Управл емый блок задержек
SU1425608A1 (ru) Устройство дл выделени сигналов реверса
SU911510A1 (ru) Устройство дл определени максимального числа
SU1418697A1 (ru) Устройство дл сравнени двоичных чисел
SU1444965A1 (ru) Устройство дл контрол данных, представленных в коде К из @
SU1631538A2 (ru) Устройство дл выбора экстремального из @ @ -разр дных двоичных чисел
SU1236560A1 (ru) Запоминающее устройство
SU1183954A1 (ru) Устройство для сравнения двоичных чисел