SU1100617A1 - Устройство дл ввода информации - Google Patents
Устройство дл ввода информации Download PDFInfo
- Publication number
- SU1100617A1 SU1100617A1 SU823512021A SU3512021A SU1100617A1 SU 1100617 A1 SU1100617 A1 SU 1100617A1 SU 823512021 A SU823512021 A SU 823512021A SU 3512021 A SU3512021 A SU 3512021A SU 1100617 A1 SU1100617 A1 SU 1100617A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- group
- inputs
- elements
- outputs
- output
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРмации , содержащее первый и второй блоки анализа, блок управлени , первьй вход которого соединен с третьим входом второго.блока анализа и первым выходом первого.блока анализа, входы первой группы которого и входы первой группы второго блока анализа вл ютс входами группы устройства, второй вход блока управлени соединен с первым выходом второго блока анализа, выходы первой группы блока управлени вл ютс выходами группы устройства, блок управлени содержит элемент И, , дифференцирующую цепочку, элемент .337 держки, первую группу элементов И и 1-К-триггер, первый и второй входы элемента И вл ютс соответственно первым и вторым входами блока управлени , выход элемента И соединен с входом дифференцирующей цепочки, выходы элементов И первой группы вл ютс выходами первой группы блока управлени , отлич.ающеес тем, что, с целью повышени быстродействи устройства, выходы первой группы первого блока анализа соединены с входами первой группы блока управлени , входы второй группы которого соединены с выходами первой группы второго блока анализа, первый вход которого соединен с первым выходом блока управлени , выходы второй группы которого соединены с входами второй группы первого и второго блоков анализа, второй вход второго блока анализа соединен с вторым выходом блока управлени , третий выход которого соединен с вторым входом первого блока анализа, второй выход которого соединен с четвертым входом блока управлени , третий вход которого соединен с вторым выходом второго блока анализа, блок управлени содержит группу элементов ИЛИ-НЕ, i вторую группу элементов И, элемент И-НЕ, первьй и второй входы которого (Л вл ютс соответственно третьим и с четвертым входами блока управлени , первьй и второй выходы триггера вл ютс соответственно вторым и третьим выходами блока управлени , входы триггера соединены через элемент задержки с выходом дифференцирующей цепочк 1, первый и второй выходы триггера соединены соответственно с о вторыми входами элементов И первой 9д и второй групп, третьи входы которых соединены с вькодом элемента НЕ, первые ВХОДЭ1 элементов И первой группы и вторые входы элементов ИЛИ-НЕ группь вл ютс входами первой группы блока управлени , первые входы элементов И второй группни первые входы элементов ИЛИ-НЕ группы вл ютс входами второй группы блока управлени , выходы элементов И второй группы объединены с выходами элементов И первой группы, выходы элементов ИЛИ-НЕ группы, кроме одного, вл ютс выходами второй группы блока управлени , а выход
Description
одного из элементов ИЛИ-НЕ группы в л етс первым выходом блока управлени . 2. Устройство по п.1, о т л и чающеес тем, что блок анали за содержит первую, вторую и третью группы элементов И, группу элементов ИЛИ, регистр, первый и второй элементы ИЛИ, триггер и дифференцирующую цепочку, выход Которой соединен с нулевыми входами регистра и триггера, выход триггера соединен с вторыми входами элементов И первой группы, первые .входы которых вл ютс входами первой группы блока, выходы элементов И первой группы соединены с единичным входом регистра и входами первого элемента ИЛИ, выход которого соединен с единичным входом триггера, выход старшего разр да регистра соединен с первым входом одного из элементов ИЛИ группы, второй вход которого вл етс первым входом блока, выходы разр дов регистра, кроме старшего 1 17 разр да, соединены с первыми входами элементов И второй группы, вторые входы которых соединены с выходами соответствующих элементов ИЛИ группы, вькоды элементов И второй группы соединены с первыми входами соответствующих элементов ИЛИ группы, первые входы элементов И третьей группы соединенные соответствующими выходами элементов ИЛИ группы, выходы элементов И третьей группы соединены соответственно с вторыми входами остальных элементов ИЛИ группы, выходы регистра соединены с входами второго элемента ИЛИ и вл ютс выходами группы блока, выход второго элемента ИЛИ вл етс первым выходом блока, вторые эходы элементов И третьей группы вл ютс входами второй группь( блока, вход дифференцирующей цепочки вл етс вторым входом блока, выход одного из элементов , ИЛИ группы вл етс вторым выходом блока, ретьи входы элементов И первой групы вл ютс третьим входом блока.
Изобретение относитс к рычислительной и контрольно-измеритет1ьной технике и предназначено, в частности дл использовани в системах сбора геофизической информации при структурной и рудной разведке полезных ис копаемых методами сейсмического зондировани . Известно устройство дл ввода информации , содержащее узлы анализа, каладйй из которых включает группы первых, вторых, третьих, четвертых, п тых и шестых элементов И, регистр пам ти текущих значений информации, группу первых, вторых и третьих эле ментов ИЛИ, элемент НЕ, триггеры и узел дифференцирующих цепочек, триггер, генератор импульсов., первый и второй элементы задержки, регистр сдвига, коммутатор, группы элементов ИЛИ, НЕ и И, регистр искомого информационного сообщени lj . Известное устройство обеспечивает ввод упор доченных значений информации , однако обладает значительным аппаратурными затратами и не исключает ввод избыточной, устаревшей информации. Наиболее близким по технической сущности |с предлагаемому вл етс устройство дл ввода информации, содержащее блоки анализа, каждый из которых включает группу первых элементов И, первые входы которых соединены с входами устройства, perticTp пам ти текущих значений информации, единичные входы триггеров которого поразр дно соединены с выходами группй первых элементов И, первый элемент ИЛИ, входы которого соединены с выходами первых элементов И, второй элемент ИЛИ, входы которого соединены с единичными выходами триггеров регистра пам ти, группу вторых элементов И, соединенных с единичными выходами триггеров младших разр дов регистра пам ти, группу третьих элементов ИЛИ, первыми входами соединенных с единичными
выходами триггеров одноименных разр дов регистра пам ти, в старшем 1разр де непосредственно, а в младших через вторые элементы И, третий элемент И, группу четвертых элементов И в младших разр дах, дэа триггера управлени ,- нулевой выход второго триггера управлени соединен с вторыми входами первых элементов И, и блок управлени , в котором многовходовой элемент И входами соединен с выходами вторых элементов ИЛИ узлов анализаj перва дифференцирующа цепочка входом соединена с выходом миоговходового элемента И, триггер запуска, единичный вход которого соединен с выходом первой дифференцирующей цепочки, управл ейьй генератор импульсов, вход управлени которого соединен с единичным выходом триггера запуска, а выход генератора импульсов соединен с шиной сдвига первого регистра сдвига и с входом первого элемента задержки, выходы первого регистра сдвига соединены с уходами коммутатора, выход которого соединен с нулевым входом триггера запуска,через дифференцирующую цепочку с входом сброса регистра сдвига , с вторыми входами шестых элементон И узлов анализа, первые входы которых соединены с выходами третьих элементов ИЛИ младшего разр да узлов анализа, выход второй дифференцирующей цепочки через второй элемент задержки соединен с входом записи единицы в первый разр д регистра сдвига группа разр дных элементов ИЛИ входами поразр дно соединена с единичными вьрсодами триггеров регистров пам ти, в старшем разр де непосредственно, а в младших - через вторые элементы И, группу разр дных элементов НЕ, входами «поразр дно соединенных с вы- ходами группы разр дных элементов ИЛИ, а выходами - ср.вторыми входами третьих элементов ИЛИ блоков анализа в старшем разр де непосредственно, а в младших-через четвертые элементы И, группу разр дных элементов И, первыми входами соединенных с выходами разр дных элементов ИЛИ, вторьвш входами-с вьпсодами первого элемента задержки, третьими входами-с выходом коммутатора, а выходами-с входом элемента ИЛИ, выход которого соедине с нулевыми входами триггеров управлени блоков анализа и с шиной сдвиг
второго регистра сдвига, выходы второго регистра сдвига через группу дифференцирующих цепочек соединены нулевыми входами триггеров регистров пам ти и вторых триггеров блоков анализа, а выходы группы элементов И блока управлени соединены с выходными шинами устройства .
Недостатком известного устройства вл етс невысокое быстродействие вследствие невозможности исключени ввода подр д повтор ющихс одинаковых значений информации, т.е. информационна его избыточность.
Цель изобретени - повьшениё быстродействи устройства дл информации.
Поставленна цель Достигаетс тем, что в устройство дл ввода информации содержащее первый и второй -блоки анализа и блок управлени , первый вход которого соединен с третьим входом второго блока анализа и первым выходом первого блока анализа, входы первой группы которого и входы пер- вой группы второго блока анализа вл ютс входами группы устройства, второй вход блока управлени соединен с первым выходом второго блока . анализа, вЫходц первбй группы блока управлени вл ютс , выходами группы устройства, блок управлени содержит элемент И, дифференцирующую цепочку, элемент задержки, первую группу элементо1в И и триггер, первый и втррой 1аходы элемента И вл ютс соответственно первым и вторым входами блока управлени , выход элемента И соединен с входом дифференцирующей цепоч ки, выходы элементов И первой группы вл ютс выходами первой группы блока управлени , выходы первой группы первого блока анализа соединены с входами первой группы блока управлени , входы второй труппы которого соединены с выходами- первой группы второго блрка анализа, первый вход которого соединен с первым быходом блока управлени выходы второй группы которого соединены с входами второй группы первого и второго блокрв а нализа , второй вход последнего соединен с вторым выходом блока управлени , третий выход которого соединен с вторьм входом первого блока анализа, второй выход которого соединён с четвертым входом блока управлени ,третий вход которого соединен с вторьм выхоплм второго блока анализа, блок управлени содержит группу элементов ИЛИ НЕ, вторую группу элементов И, элемент И-НЕ, первый и второй входы которого вл ютс соответственно третьим и четвертым входами блока управлени , первый и второй выходы триггера вл ютс соответственно вторым и третьим выходами блока упра лени , входы триггера соединены через элемент задержки с выходом дифференцирующей цепочки, первьй и второй выходы триггера соединены соответственно с вторыми входами элементов И первой к второй групп, tpeTbH входы которых соединены с выходом элемента И-НЕ, первые входы элементов И первой группы и вторые входыэлементов ИЛИ-НЕ группы вл ютс входами первой группы блока управлени , первые входы элементов И второй группы и первые входы элементов ИПИ-НЕ группы вл ютс входами второй группы блока управлени , выходы элементов И второй группы объединены с выходами элементов И первой групгпы , выходы элементов ИЛИ-НЕ группы, кроме одного, вл ютс выходами второй группы блока управлени , а выход одного из элементов ИЛИ-НЕ группы вл етс первым выходом блока управленй . Блок анализа содержит первую, вто рую и третью группы элементов И, груп пу элементов ИЛИ, регистр, первый и второй элементы ИЛИ, триггер и дифференцирующую цепочку, выход которой соединен с нулевыми входами регистра и триггера, выход триггера соединен с вторыми входами элементов И перво г.руппь, первые входы которых вл ютс входами первой группы блока, выходы элементов И первой группы соединены с единичным входом регистра и входам первого элемента ИЛИ, выход которого соединен с единичным входом триггера выход старшего разр да регистра сое .динен с первым входом одного из элементов ИЛИ группы, второй вход которого вл етс первым входом блока, выходы разр дов регистра, кроме стар шего разр да, соединены с первыми входами элементов И второй группы, вторые входь которых соединены с выходами соответствующих элементов ИЛИ группы, выходы элементов И второй группы соединены с первыми входами соответствующих элементов ИЛИ группы первые входы элементов И третьей гру пы соединены с соответствующими выходами элементов ШШ группы, выходы элементов И третьей группы соединены соответственно с вторыми входами остальных элементов USQi. группы, выходы регистра соединены с входами второго элемента ИЛИ и вл ютс выходами группы блока, вькод второго элемента ИЛИ вл етс первым выходом блока, вторые входы элементов И третьей группы влйютс входами второй группы блока, вход дифференцирующей цепочки вл етс вторым входом бло1$а, выход одного из элементов ИЛИ группы вл етс вторым выходом блока, третьи входы элементов И первой группы вл ютс третьим входом блока. На чертеже приведена схема устройства .. Устройство дл ввода информации содержит первьй 1 и второй 2 блоки анализа, блок 3 управлени , первые элементы 4 И, регистр 5 группы триггеров 5 - 5 первьй элемент 6 ИЛИ, триггер 7, второй элемент 8 ИЛИ, группу элементов 9 ИЛИ, вторую группу элементов 10И, третью группу элементов 11 И, дифференцирующую цепочку 12. В блоке 3 управлени содержитс первый элемент 13 И, дифференцирующа цепочка 14, элемент задержки 15, втора группа элементов 16 И, перва группа элементов 17 И, группа элементов 18 ШШ-НЕ, триггер 19, элемент 20 И-НЕ. Устройство дл ввода информации работает следунмцим образом. В исходном состо нии триггеры 5| - 5fi 7 и 19 обнулены (цепи установки устройства в исходное состо ние на чертеже не показаны), элементы И 4 J - И 4fi блока 1 анализа открыты, остальные элементы И закрыты, элементы 16 И-НЕ и 20 И-НЕ на выходах имеют высокие потенциалы.. Первое информационное сообщение в параллельном двоичном коде через элементы 4 И блока 1 записываютс в триггеры 5 - 5п блока 1, при этом на выходе элемента 8 ИЛИ устанавливаетс высокий потенциал, через элемент 6 ИЛИ триггер 7 переводитс в единичное состо ние, элементы 4 И блока 1 закрьшаютс , а элементы 4 И блока 2 отрываютс . Второе сообщение записы- аетс в пам ть (триггеры 5 - 5,) блока 2. С по влением высокого потениала на выходе элемента 8 ИЛИ блока
2 элемент И 13 открываетс , на выходах цепочки 14 и элемента задержки 15 по вл етс короткий импульс, которым триггер 19 переводитс в единичное состо ние. Наличие разницы в двух последовательных сообщени х, записанных в оперативную пам ть узлов анализа 1 и 2, благодар св з м через элементы 9 ИЛИ, 11 И и 18 ИЛИ-НЕ обеспечивает наличие на выходе одного из элементов 9 ИЛИ первого разр да высокого потенциала, а на выходе второго - низкого потенциала. На выходе элемента 20 И-НЕ устанавливаетс высокий потенциал, что обеспечивает при участии триггера 19 вывод информации , через элементы 17 И и 16 И соответственно на выходные клеммы устройства. В случае же записи в оперативную пам ть равных значений информационных сообщений, на вьссодах обоих элементов 9 ИЛИ младшего разр да узлов анализа устанавливаютс высокие Потенциалы, а на выходе элемента 20 И-НЕ - низкий потенциал, что преп тствует выводу информации на выходные шины устройства.
Таким образом, предложенное устройство дл ввода информации обеспечивает ввод информационных сообщений, имеющих элементы новизны по сравнению с предыдущим, и преп тствует вводу рыводу сообщений с устаревшими, т.е; повтор ющимис значени ми.
Устройство ввЬда - вывода предназначено дл сокращени избыточности потоков информации, в частности, геофизического характера. Оно просто в изготовлении, может быть реализовано на современной элементной базе, предназначено дл работы в комплексе с графопостроителем сейсмического зондировани шельфов морей.
Claims (2)
- УСТРОЙСТВО ДЛЯ ВВОДА Информации, содержащее первый и второй блоки анализа, блок управления, первый вход которого соединен с третьим входом второго.блока анализа и первым выходом первого.блока анализа, входы первой группы которого и входы первой группы второго блока анализа являются входами группы устройства, второй вход блока управления соединен с первым выходом второго блока анализа, выходы первой группы блока управления являются выходами группы устройства, блок управления содержит элемент И, ? дифференцирующую цепочку, элемент за^ держки, первую группу элементов И и I-К-триггер, первый и второй входы элемента И являются соответственно первым и вторым входами блока управления, выход элемента И соединен с входом дифференцирующей цепочки, выходы элементов И первой группы являются выходами первой группы блока управления, отличающееся тем, что, с целью повышения быстродействия устройства, выходы первой группы первого блока анализа соединены с входами первой группы блока управления, входы второй группы которого соединены с выходами первой группы второго блока анализа, первый вход которого соединен с первым выходом блока управления, выходы второй группы которого соединены с входами второй группы первого и второго блоков анализа, второй вход второго блока анализа соединен с вторым выходом блока управления, третий выход которого соединен с вторым входом первого блока анализа, второй выход которого соединен с четвертым входом блока управления, третий вход кото рого соединен с вторым выходом второ го блока анализа, блок управления содержит группу элементов ИЛИ-НЕ, вторую группу элементов И, элемент И-НЕ, первый и второй входы которого являются соответственно третьим и четвертым входами блока управления, первый и второй выходы триггера яв ляются соответственно вторым и треть· S им выходами блока управления, входы триггера соединены через элемент задержки с выходом дифференцирующей цепочг I, первый и второй выходы триггера соединены соответственно с вторыми входами элементов И первой и второй групп, третьи входы которых соединены с выходом элемента НЕ, пер вые входы элементов И первой группы и вторые входы элементов ИЛИ-HE группы являются входами первой группы блока управления, первые входы элементов И второй группыи первые входы элементов ИЛИ-HE группы являются входами второй группы блока управления, выходы эле- ментов И второй группы объединены с выходами элементов И первой группы, выходы элементов ИЛИ-HE группы, кроме одного, являются выходами второй группы блока управления, а выход одного из элементов ИЛИ-HE группы является первым выходом блока управления .
- 2. Устройство по п.1, о т л и чающееся тем, что блок анализа содержит первую, вторую и третью группы элементов И, группу элементов ИЛИ, регистр, первый и второй элементы ИЛИ, триггер и дифференцирующую цепочку, выход Которой соединен с нулевыми входами регистра и триггера, выход триггера соединен с вторыми входами элементов И первой группы, первые .входы которых являются входами первой группы блока, выходы элементов И первой группы соединены с единичным входом регистра и входами первого элемента ИЛИ, выход которого соединен с единичным входом триггера, выход старшего разряда регистра соединен с первым входом одного из элементов ИЛИ группы, второй вход которого является первым входом блока, выходы разрядов регистра, кроме старшего разряда, соединены с первыми входами элементов И второй группы, вторые входы которых соединены с выходами соответствующих элементов ИЛИ группы, выходы элементов И второй группы соединены с первыми входами соответствующих элементов ИЛИ группы, первые входы элементов И третьей группы соединенные соответствующими выходами элементов ИЛИ группы, выходы элементов И третьей группы соединены соответственно с вторыми входами остальных элементов ИПИ группы, выходы регистра соединены с входами второго элемента ИЛИ и являются выходами группы блока, выход второго элемента ИПИ является первым выходом блока, вторые входы элементов И третьей группы являются входами второй группу блока, вход дифференцирующей цепочки является вторым входом блока, выход одного из элементов ,· ИЛИ группы является вторым выходом блока, третьи входы элементов И первой группы являются третьим входом блока.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823512021A SU1100617A1 (ru) | 1982-11-17 | 1982-11-17 | Устройство дл ввода информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823512021A SU1100617A1 (ru) | 1982-11-17 | 1982-11-17 | Устройство дл ввода информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1100617A1 true SU1100617A1 (ru) | 1984-06-30 |
Family
ID=21035897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823512021A SU1100617A1 (ru) | 1982-11-17 | 1982-11-17 | Устройство дл ввода информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1100617A1 (ru) |
-
1982
- 1982-11-17 SU SU823512021A patent/SU1100617A1/ru active
Non-Patent Citations (1)
Title |
---|
1; Авторское свидетельство СССР № 739527, кл. 6 06 F 7/02, 1980. 2. Авторское свидетельство СССР № 898404,кл. G 06 F 7/02, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4308616A (en) | Structure for physical fault simulation of digital logic | |
DE3687407D1 (de) | Logische schaltung mit zusammengeschalteten mehrtorflip-flops. | |
CA1080366A (en) | First in - first out memory array containing special bits for replacement addressing | |
KR940020738A (ko) | 통합 다중포트 중계기용 포트 활동 모니터 | |
KR960042416A (ko) | 최대값 선택회로 | |
ATE105950T1 (de) | Verarbeitungsschaltung für serielle digitalsignale. | |
SU1100617A1 (ru) | Устройство дл ввода информации | |
GB895637A (en) | Improvements in data processing systems | |
US4387341A (en) | Multi-purpose retimer driver | |
SU1181117A1 (ru) | Фильтр дискретной информации | |
SU1539767A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1275459A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1322256A1 (ru) | Устройство дл сортировки информации | |
SU1278811A1 (ru) | Устройство дл ситуационного управлени | |
SU1048470A1 (ru) | Устройство дл упор доченной выборки значений параметра | |
SU788378A1 (ru) | Устройство контрол кода "1 из | |
SU752328A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1352625A1 (ru) | Генератор М-последовательности | |
SU847509A1 (ru) | Декодер | |
SU1196885A1 (ru) | Устройство дл обмена данными | |
SU1103220A1 (ru) | Устройство дл сравнени кодов | |
SU1070547A1 (ru) | Генератор случайных чисел | |
SU557497A1 (ru) | Декодирующее устройство циклического кода | |
SU1037246A1 (ru) | Устройство дл сортировки чисел | |
SU1150737A2 (ru) | Генератор последовательности импульсов |