RU1807477C - Устройство дл сравнени чисел - Google Patents

Устройство дл сравнени чисел

Info

Publication number
RU1807477C
RU1807477C SU4910128A RU1807477C RU 1807477 C RU1807477 C RU 1807477C SU 4910128 A SU4910128 A SU 4910128A RU 1807477 C RU1807477 C RU 1807477C
Authority
RU
Russia
Prior art keywords
inputs
elements
numbers
array
outputs
Prior art date
Application number
Other languages
English (en)
Inventor
Вячеслав Филиппович Гузик
Сергей Алексеевич Чиненов
Сергей Юрьевич Фомин
Сергей Викторович Ломоносов
Original Assignee
Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский радиотехнический институт им.В.Д.Калмыкова filed Critical Таганрогский радиотехнический институт им.В.Д.Калмыкова
Priority to SU4910128 priority Critical patent/RU1807477C/ru
Application granted granted Critical
Publication of RU1807477C publication Critical patent/RU1807477C/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при создании устройств обработки информации. Цель изобретени  - расширение области применени  за счет формировани  выходного массива, не содержащего равных чисел из двух входных массивов. Устройство содержит регистры, группы элементов И, схемы сравнени , счетчик , элемент ИЛИ-НЕ. 1 ил.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при создании устройств обработки информации.
Цель изобретени  - расширение функциональных возможностей, повышение быстродействи  устройства.
На чертеже представлена структурна  схема устройства дл  сравнени  чисел.
Устройство содержит регистры 1, элементы И 2, элементы И 3, схемы сравнени  4. счетчики 5, входы 6-8, элемент ИЛИ-НЕ 9.
Устройство работает следующим образом .
На входы 8n-8im параллельно по словам и по разр дам поступают К-рэзр дные числа. Устройство осуществл ет загрузку массива в регистры 1i-1m по управл ющему сигналу, поступающему на вход 6i, после подачи чисел (второй массив) на входы 7i - 7П устройство исключает запись аналогичного числа во второй массив (относительно первого), а если такого нет, то производит запись числа в регистр 1(т-и)-1п по сигналу ба.
Управление приемом информации в регистр 1| со стороны входов 7i-7n выполн ютс  сигналом от счетчика по средствам элементов И соответственно. Элементы Uai-lbn предназначены дл  отключени  управл ющего сигнала от счетчика (который дает сигнал соответствующему регистру) и от регистров 1(т-н)-1п, что преп тствует записи в регистр очередного числа. Например , пусть третье число первого массива равно п тому числу второго массива. Тогда на первом выходе схемы сравнени  по витс  1, котора , поступа  на вход элемента 9i, станет О и закроет элементы Uai-Uan, обеспечив тем самым неизменное состо ние счетчика 5i и отключени  его от управл ющих входов регистров 1(т+1)-1п. При поступлении следующего числа на входы 7i- 7П и импульса на 62, если равных чисел нет, счетчик подключает следующий регистр (и записывает в него число), т.к. на вторых выходах схем сравнени  4i-4m по вилась 1.

Claims (1)

  1. Формула изобретени  Устройство дл  сравнени  чисел, содержащее п регистров, n-m групп элементов И, m схем сравнени  и п-1 управл ющих элеел
    с
    00
    о J .&.
    4 NJ
    ментов И, где п - количество чисел выходного массива, m - количество чисел исследуемого массива, причем входы чисел исследуемого массива устройства соединены с входами первых групп схем сравнени  и с первыми входами соответствующих элементов И всех групп, вторые входы элементов И в каждой группе объединены, входы второй группы 1-й схемы сравнени , где I 1„.„т, соединены с выходами разр дов 1-го регистра, выход Больше первой схемы сравнени  соединен с вторыми входами .элементов И первой группы, о т л и ч а ю - щ е е с   тем, что, с целью расширени  области применени  путем формировани  выходного массива, не содержащего равных чисел из двух массивов, в устройство введены n-й управл ющий элемент И, счетчик и элемент ИЛИ-НЕ, входы которого соединены с выходами равенства всех схем сравнени , а выход - с первыми входами управл ющих элементов И, второй вход первого управл ющего элемента И соединен с тактовым входом устройства, а выход - со счетным входом счетчика, выходы разр дов которого подключены к вторым входам управл ющих элементов И с второго по n-й, выходы которых подключены к входам разрешени  записи регистров соответственно с (т+1)-го по n-й, входы чисел исходного массива устройства подключены к входам регистров соответственно с первого по m-й, входы управлени  записью которых соединены с входом управлени  записью устройства, выходы неравенства схем сравнени  с второго по m-ю соединены с вторыми входами элементов И соответственно с второй по (п-т)-ю.
SU4910128 1990-11-29 1990-11-29 Устройство дл сравнени чисел RU1807477C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU4910128 RU1807477C (ru) 1990-11-29 1990-11-29 Устройство дл сравнени чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU4910128 RU1807477C (ru) 1990-11-29 1990-11-29 Устройство дл сравнени чисел

Publications (1)

Publication Number Publication Date
RU1807477C true RU1807477C (ru) 1993-04-07

Family

ID=21559908

Family Applications (1)

Application Number Title Priority Date Filing Date
SU4910128 RU1807477C (ru) 1990-11-29 1990-11-29 Устройство дл сравнени чисел

Country Status (1)

Country Link
RU (1) RU1807477C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N: 1037246, кл. G 06 F 7/06. 1983. Авторское свидетельство СССР № 1365076, кл. G 06 F 7/06, 1988. *

Similar Documents

Publication Publication Date Title
US3984815A (en) Time of event recorder
US5991233A (en) Switch signal generators for simultaneously setting input/output data paths, and high-speed synchronous SRAM devices using the same
US3274566A (en) Storage circuit
US3887799A (en) Asynchronous n bit position data shifter
US4903242A (en) Serial access memory circuit with improved serial addressing circuit composed of a shift register
US5537624A (en) Data repacking circuit having toggle buffer for transferring digital data from P1Q1 bus width to P2Q2 bus width
US3824562A (en) High speed random access memory shift register
RU1807477C (ru) Устройство дл сравнени чисел
US3348203A (en) Scanned time compressor
KR910008566A (ko) 동기 벡터 프로세서용 제2 인접 통신 네트워크, 시스템 및 방법
US5038059A (en) Status register with asynchronous set and reset signals
JPH0432096A (ja) 半導体記憶装置の読み出し方法
US4606057A (en) Arrangement for checking the counting function of counters
US3221990A (en) Pure fluid shift register
SU1037246A1 (ru) Устройство дл сортировки чисел
US2977576A (en) Transistor timing circuit
SU1697076A1 (ru) Устройство дл выделени максимального числа
SU1539767A1 (ru) Устройство дл сравнени двоичных чисел
RU1835543C (ru) Устройство дл сортировки чисел
SU1388845A1 (ru) Устройство дл определени экстремального числа
SU1203602A1 (ru) Запоминающее устройство
SU1206784A1 (ru) Устройство дл формировани и хранени вычетов по модулю три
SU1236560A1 (ru) Запоминающее устройство
SU1566336A1 (ru) Устройство дл вывода информации
SU1411738A1 (ru) Цифровой функциональный преобразователь