SU1494018A1 - Матричное устройство дл вычислени свертки - Google Patents

Матричное устройство дл вычислени свертки Download PDF

Info

Publication number
SU1494018A1
SU1494018A1 SU874358167A SU4358167A SU1494018A1 SU 1494018 A1 SU1494018 A1 SU 1494018A1 SU 874358167 A SU874358167 A SU 874358167A SU 4358167 A SU4358167 A SU 4358167A SU 1494018 A1 SU1494018 A1 SU 1494018A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
convolution
information
value
operating unit
Prior art date
Application number
SU874358167A
Other languages
English (en)
Inventor
Виктор Павлович Якуш
Станислав Георгиевич Седухин
Павел Иосифович Соболевский
Николай Александрович Лиходед
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority to SU874358167A priority Critical patent/SU1494018A1/ru
Application granted granted Critical
Publication of SU1494018A1 publication Critical patent/SU1494018A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в специализированных вычислительных машинах дл  вычислени  свертки потока векторов X(L, M) ={X1(M), X2(M), ...XL(M)} с вектором Ω(N). Цель изобретени  - повышение быстродействи . Цель достигаетс  тем, что устройство содержит N [M-(N-1)/2] операционных блоков, где N - "длина импульсной характеристики", причем операционный блок содержит три регистра, умножитель и сумматор. В основу работы устройства положен алгоритм вычислени  свертки, который задан рекуррентными соотношени ми. Особенностью функционировани  устройства  вл етс  параллельно-поточна  организаци  вычислений. Врем  вычислени  свертки составл ет T(M)=M+N-1 тактов. 3 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в специализированных вычислительных машинах и устройствах цифровой обработки сигналов.
Цель изобретени  - повышение быстродействи  устройства.
На фиг. 1 изображена структурна  схема матричного устройства дл  вычислени  свертки дл  случа  m 6 и п 4 ,и потоки данных на входах и выходах устройства на фиг. 2 - функциональна  схема операционного блока; на фиг. 3 - картина распространени  вычислительных фронтов устройства.
Матричное устройство дл  вьмисле- ни  свертки содержит первую группу информационных входов l,- вторую
группу информационных входов 2,-2g, третью группу информационных входов 3,-3g, тактовый , операционные блоки (i,j 1,6; ) и информационные выходы 6,-6g,
Операционный блок содержит первый 7, второй 8 и третий 9 входы, син- хровход 10, регистры 11-13, умножитель 14, сумматор 15, первый 16, второй 17 и третий 18 выходы.
В основу работы устройства положен алгоритм вычислени  свертки, который задан рекуррентными соотношени ми дл 
„(wax (о, i-n) Q.
4
4
00
Y Y
. Y:,
где , max(l , i-n+1) 6 k ё t, ra n.
рперационный блок работает следило щим образом.
На i-M такте на пход 9 подаетс  значение X, на вход 7 - значение СО , на вход 8 - значение Y. В регистры 11-13 записьшаютс  соответственно значени  Х.ОЭ и Y. На выходе умножител  14 формируетс  значение Х-СЗ, а на выходе сумматора 15 - значение Z Y + Х- СОПри описании работы устройства в обозначении скобах указьшаетс  номер i-ro рекуррентного шага, а в обозначении Y - номер i указьшает такт работы устройства.
Устройство работает следующим об- разом.
В исходном состо нии регистры 11-13 операционного блока устанавливаютс  в нулевое состо ние. На входы . ч, 34, Зд-, Зб подаютс  соот- ветственно элементы Х, Х, Х, Хз, х и Х| . На входы I , 1 , Ц и 1 подаютс  посто нно соответственно элементы вектора C3n,(J, СО2. и СО,. На входы 2J (J 1,6) подаютс  по- сто нно нулевые значени  соответствующих элементов у О (фиг. 1)
Рассмотрим работу устройства при вычислении свертки дл  вектора X (1,6).
На нулевом такте на входы 3 и ( подаютс  соответственно Х° иС0° . При этом в операционном блоке З Фор- мируок   значение (
На rtepBOM такте на входы ; к g подаютс  соответственно элементы Х, исОз- Р этом в операционном блоке Sj-i формируетс  значение Y Yj + , а в операционном блоке значение (0,X,,
На втором такте на входы 3 } и 1 подаютс  соответственно элементы X j иСЗ. При этом в операционном блоке 5, формируетс  значе1ше Y2 Wo , a в операционном блоке Зуз- значение Y , а в операционном блоке 5,в - значение Y ,X,.
На третьем такте на вход Ц подаетс  элемент СО,. При этом в операционном блоке 5«2. формируетс  значение YJ Yy , в операционном
блоке 5 5 - значение Y +t02 XJ, в операционном блоке 5,,- - значение Y, .X,.
На четвертом такте на вход 3, пол3
даетс  элемент Х.При этом на операционном блоке 5j| формируетс  значение Yg Yg +COi,X(,, в операционном блоке 5 - значение Y Y +COl.Xз, в операционном блоке 5,,.- значение
Y - f у 1 г 1 и,
Аналогичным образом формируютс  значени  остальных элементов выходного вектора Y(l,6). На выходах 6, , 6, 6, 6, 6 и 6 формируютс  соответственно элементы Y, Y, Y., Y, Yj и Y выходного нектора Y(l,6)
На выходах устройства и.б,..., Yl формируютс  соответственно элементы , ..., t-де Y; - элемент ,чектора Y(l,Tn), t, - (i+n-2) + + (1-I) - номер т )К а.
В предлагаемом устройстве вычисление свертки дл  входного вектора Х(т) осуществл еусп за врем  Т(та) i m+n-l тактов с периодом обработки очередного вектора Х(т) в потоке, равным единице.

Claims (1)

  1. Формула изобретени 
    Матричное устройство дл  вычислени  свертки, содержащее матрицу (n-l)/2j операционных блоков (п - длина импульсной характеристики га - размерность входного вектора Х(т), i-й вход (i 1,п) первой группы информационных входов устройства подключен к первому инфopмaциoн ioмy входу (т,i+m-n)- то операционного блока, j-й вход (J 1,m-n) второй группы информационных входов устройства подключен к второму информационному входу (n+j-,j)-ro опера- ционного блока, k-й вход (k га-п+1,т) второй группы информационных входов устройства подключен к второму информационному входу (т, k)-ro опе рационного блока, первый выход (1,р)-го операционного блока (1 2) р ZTiii; ) подключен к первому информационному входу (1-1; р-1)-го операционного блока, второй выход (1,г)-го опера- 1Д10ННОГО блока (г 1 ,т, 1 п-1) подключен к второму информационному входу (1-1 ,г)-го операционного блока,второй выход (г ,г)-го операционного блока  вл етс  г-м выходом устройства, тактовый вход устройства
    ,в)
    Фиг1
    .тт;
    ц)) tt),
    8
    Фие.5
SU874358167A 1987-11-30 1987-11-30 Матричное устройство дл вычислени свертки SU1494018A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874358167A SU1494018A1 (ru) 1987-11-30 1987-11-30 Матричное устройство дл вычислени свертки

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874358167A SU1494018A1 (ru) 1987-11-30 1987-11-30 Матричное устройство дл вычислени свертки

Publications (1)

Publication Number Publication Date
SU1494018A1 true SU1494018A1 (ru) 1989-07-15

Family

ID=21347491

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874358167A SU1494018A1 (ru) 1987-11-30 1987-11-30 Матричное устройство дл вычислени свертки

Country Status (1)

Country Link
SU (1) SU1494018A1 (ru)

Similar Documents

Publication Publication Date Title
SU1494018A1 (ru) Матричное устройство дл вычислени свертки
SU1476488A1 (ru) Устройство дл быстрого действительного преобразовани Фурье
SU1633422A1 (ru) Устройство дл решени систем линейных алгебраических уравнений
SU1444759A1 (ru) Вычислительное устройство
SU1674061A1 (ru) Цифровой линейный интерпол тор
SU1642479A1 (ru) Устройство дл определени характеристик случайного процесса
SU1166104A1 (ru) Устройство дл вычислени синусно-косинусных зависимостей
SU1405073A1 (ru) Устройство дл решени системы линейных алгебраических уравнений
SU1661791A1 (ru) Устройство дл решени булевых дифференциальных уравнений
SU1411775A1 (ru) Устройство дл вычислени функций
RU2037197C1 (ru) Устройство для решения систем линейных алгебраических уравнений
SU1667050A1 (ru) Модуль дл логических преобразований булевых функций
SU1411740A1 (ru) Устройство дл вычислени экспоненциальной функции
SU1644158A1 (ru) Устройство дл вычислени быстрого преобразовани Фурье
SU1277100A1 (ru) Устройство дл вычислени значений степенного р да
SU962926A1 (ru) Устройство дл логарифмировани
SU798902A1 (ru) Интегро-дифференциальный вычис-лиТЕль
SU1596323A1 (ru) Устройство дл вычислени логарифмической функции
SU1434428A1 (ru) Устройство дл возведени в степень
RU1797128C (ru) Устройство дл перемножени потока @ - матриц
Fang et al. Predicting and characterizing data sequences from structure-variable systems
SU1322309A1 (ru) Устройство дл быстрого действительного преобразовани Фурье
RU2015538C1 (ru) Генератор порядковых статистик
SU1425722A1 (ru) Устройство дл параллельной обработки видеоинформации
SU1606973A1 (ru) Устройство дл сортировки чисел