SU1487019A1 - ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ р-ЧИСЕЛ ФИБОНАЧЧИ - Google Patents
ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ р-ЧИСЕЛ ФИБОНАЧЧИ Download PDFInfo
- Publication number
- SU1487019A1 SU1487019A1 SU874371358A SU4371358A SU1487019A1 SU 1487019 A1 SU1487019 A1 SU 1487019A1 SU 874371358 A SU874371358 A SU 874371358A SU 4371358 A SU4371358 A SU 4371358A SU 1487019 A1 SU1487019 A1 SU 1487019A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- registers
- outputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и предназначено для генерирования оптимальных р-чисел Фибоначчи. Цель изобретения — расширение области применения за счет возможности генерирования оптимальных р-чисел Фибоначчи. Поставленная цель достигается тем, что в генератор последовательности р-чисел Фибоначчи, содержащий регистры 2.1 —
2. (р+1), сумматоры 3.1 и 3.2 и блок 9 генерации, введены стековые блоки 1.1 —
1.(2р+1) и 5 памяти, сумматоры 3.3—
3. (р+1), элементы 4.1—4.(р+2) задержки и распределитель 8 импульсов с соответствующими связями. 1 з. п. ф-лы, 4 ил, 1 табл.
Фиг.1
1487019
Изобретение относится к автоматике и вычислительной' технике и предназначено для генерирования оптимальных р-чисел Фибоначчи.
Целью изобретения является расширение области применения за счет возможности генерирования оптимальных р-чисел Фибоначчи.
На фиг. 1 представлена схема генератора последовательности р-чисел Фибоначчи; на фиг. 2 — схема распределителя импульсов; на фиг. 3 — схема блока генерации; на фиг. 4 — схема узла генерации.
Генератор (фиг. 1) содержит стековые блоки 1.1 — 1.(2/7+1) памяти, регистры 2.1 —
2. (р+1), сумматоры 3.1—3.(р+1), элементы 4.1—4. (р+2) задержки, стековый блок 5 памяти, тактовый .вход 6 генератора, выход 7 генератора, распределитель 8 импульсов, блок 9 генерации, вход 10 начального условия генератора.
Распределитель 8 импульсов (фиг. 2) содержит узел 11 генерации, регистры 12.1 —
12. (2/7+1), элемент И 13, элемент ИЛИ 14, счетчики 15 и 16, демультиплексор 17, выходы 18.1 —18. (2р+2) группы распределителя 8 импульсов, выход 19 распределителя 8 импульсов, тактовый вход 20 и вход 21 запуска узла И генерации.
Блок 9 генерации (фиг. 3) содержит регистры 22.1—22.(р+1), сумматор 23 и узел 24 синхронизации, причем первый информационный вход первого регистра является входом 10 начальных условий генератора, выходы регистров являются выходами блока 9 генерации с 1-го по (р+1)-й, а выход первого регистра подключен к первому информационному входу сумматора 23, второй информационный вход которого подключен к выходу (р+1)-го регистра, первый и второй выходы узла 24 синхронизации подключены к синхронизирующим входам регистров и сумматора соответственно, причем первый выход узла 24 синхронизации также является (р+2)-м выходом блока 9 генерации, входы узла 24 синхронизации соединены с тактовым входом 6 генератора и с выходом 19 распределителя 8 импульсов.
Узел 11 генерации (фиг. 4) содержит последовательно соединенные регистры 25.1-25.(2р+ 1), группу элементов ИЛИ 26, сумматор 27, узел 28 синхронизации, сумматор 29, причем вход 10 начальных условий генератора, а также выходы первого 27 и второго 29 сумматоров через элементы ИЛИ 26 подключены к информационному входу первого регистра 25.1, выход которого подключен к первому информационному входу первого сумматора 27, выход регистра 25. (р+1) подключен к второму информационному входу первого сумматора 27, выходы регистров с (р + 1)-го по (2р + 1)-й подключены к соответствующим информационным входам второго сумматора 29, пер10
15
20
25
30
вый выход узла 28 синхронизации подключен к синхронизирующим входам регистров, а второй и третий — к синхронизирующим входам первого 27 и второго 29 сумматоров, входы узла 28 синхронизации соединены соответственно с тактовым входом 20 и входом 21 запуска узла 11 генерации, выходы регистров 25.1—25.(2р + 1) являются выходами 1—(2р+1)-м соответственно, а первый выход узла 28 синхронизации — (2р+2)-м выходом узла 11 генерации.
Генератор (фиг. 1) работает следующим образом.
В исходном состоянии во всех стековых блоках 1.1 —1.(2/3+1), 5 памяти, регистрах
2.1—2.(р + 1), регистрах блока 9 генерации, регистрах распределителя 8 импульсов записаны нулевые коды, счетчики находятся в нулевом состоянии.
Для заданного целого р+0 и любого целого п>р имеет место рекуррентное соотношение (1), определяющее оптимальные рчисла Фибоначчи (аналитический алгоритм построения оптимального р-кода Фибоначчи в фибоначчиевой р-системе счисления).
Г 0 при η+р, 6=0
фр(Лпри Σ фр(цХ^-1
-Σ ^Р{п—р—к)(п—р—])
РМ
р —&)++< Σ фр(ц— р—к)
*ί т
βι
V
где р-Ч + /+1 (здесь сумма вида 2. опреде«/
лена только при аг+а,; φρ(η)— мощность р-кода Фибоначчи; фр(л)— мощность оптимального р-кода
Фибоначчи;
Ь — номер оптимального р-числа Фи. боначчи;
к — число единиц в оптимальной форме.
Информационный вход 10 генератора служит для подачи кодовой комбинации
40 начального условия в нулевом цикле работы. Формирование последующих значений оптимальных чисел Фибоначчи обеспечивается сумматорами 3.1—3.(р + 1) согласно отношению (1). Распределитель 8 импульсов формирует импульсы, управляющие пере45 записью содержимого каждого предыдущего стекового блока памяти в каждый последующий, обеспечивающие сложение в сумматорах 3.1—3.(р+1) содержимого регистров
2.1— 2.(р+1) и стековых блоков 1. (р+1) — п 1.(2/7+1) памяти соответственно, а также
считывание и запись в стековый блок 5 памяти.
С началом каждого цикла в регистры
2.1— 2.(р + 1) с блока 9 генерации записываются числа φρ(π—1)—<р,,(п—р—1) соответ55 ственно. Распределитель 8 импульсов формирует на первых фр(п— 1) тактах этого цикла синхроимпульсы на выходе 18.1, которые считывают информацию с блока 5 памяти
1487019
5
на выход 7 генератора, а таюке записывают ее в стековый блок 1.1 памяти; на следующих фр(п—2р—1) тактах этого цикла — синхроимпульсы на выходе 18.2, которые считывают информацию со стекового блока 1.(2р+1) памяти, регистра 2. (р + 1) и через элемент
4.(р+1) задержки обеспечивают суммирование их содержимого и запись в стековый блок 5; на последующих фр(л—2р) тактах этого цикла — синхроимпульсы на выходе 18.3, которые считывают информацию со стекового блока 1.2р памяти, регистра 2.р, записывают информацию в стековый блок
1.(2/?+1) памяти, через элемент 4.р задержки обеспечивают суммирование содержимого блоков 1.2/? и 2.р и запись в стековый блок 5 памяти, и т. д.
Начиная с ψρ(η—р) такта этого цикла на выходах 18. (р+3) —18. (2р+2) распределителя 8 импульсов формируются синхроимпульсы, которые осуществляют только перезапись содержимого стековых блоков в соседние старшие.
Таким образом, цикл состоит из фр(«)+ +фр(л—1)+ ... +фр(«—р) тактов. В конце цикла в стековом блоке 5 памяти записаны коды оптимальных р-чисел Фибоначчи для очередного п.
Примером функционирования генератора может служить формирование последовательности значений функции (1) при р—1, «о=1, показанное с помощью таблицы (на момент окончания цикла).
Распределитель 8 импульсов работает следующим образом.
С началом очередного цикла в регистры
12.1 — 12.(2р+1) с выхода узла И генерации записываются коды чисел ψρ(η)—фр(л—2р) соответственно, информационный вход счетчика 15 устанавливается в состояние фр(«). Разрешение на запись в указанные'регистры и счетчик поступает через элемент ИЛИ 14 с (2р*-2)-го выхода узла 11 генерации.
На счетный вход (— 1) счетчика 15 поступают синхроимпульсы с входа 6, которые также поступают на вход 20 узла 11 генерации для синхронизации его работы со всеми блоками и на элемент И 13, куда также поступает сигнал с выхода займа (<0) счетчика 15. Когда на счетный вход счетчика 15 поступает фр(п)-й импульс на его выходе займа появляется импульс, который через элемент ИЛИ 14 поступает на вход разрешения записи регистров 12.1 — 12.(2р+1) и записывающий вход (Сзап) счетчика 15. Происходит сдвиг содержимого этих регистров и запись кода числа ψρ(«—2р— 1) в счетчик 15, а количественное состояние счетчика 16 увеличивается на «1», в результате чего вход демультиплексора 17 подключается на выход
18.2 и т. д. Таким образом, на выходе 18.1 демультиплексора присутствует фр(л) импульсов, на выходе 18.2—фр(л—2р— 1), на выходе 18. (2/7 + 1)—ψρ(η—1), на выходе 18.(2/3 + 2) — фр(п) импульсов. Импульс пе6
реноса «>(2р+2)» счетчика 16 разрешает формирование очередного числа ф/л+1) в узле 11 генерации, а также очередного числа φρ(«+!) з блоке 9 генерации.
Claims (2)
1. Генератор последовательности р-чисел Фибоначчи, содержащий рИ регистров, два сумматора и блок генерации, причем вход начального условия генератора соединен с информационным входом блока генерации, тактовый вход которого соединен с тактовым входом генератора, выходы первого и второго регистров соединены соответственно с входами первых слагаемых первого и второго сумматоров, входы разрешения записи регистров с первого по (р+1) -й объединены, отличающийся тем, что, с целью расширения области применения за счет возможности генерирования оптимальных р-чисел Фибоначчи, он содержит 2р+2 стековых блоков памяти, с третьего по (р+1)-й сумматоры, р+2 элементов задержки и распределитель импульсов, причем вход начального условия и тактовый вход генератора соединены соответственно с информационным и тактовым входами распределителя импульсов, выход которого соединен с входом запуска блока генерации, с первого по (р+1)-й выходы которого соединены с информационными входами соответствующих регистров, вход разрешения записи первого регистра соединен с (р+2)-м выходом блока генерации, выходы регистров с третьего по (р+1)-й соединены с входами первых слагаемых соответствующих сумматоров, выход £-го (£ = = 1-1—2р) стекового блока памяти соединен с информационным входом (А + 1)-го стекового блока памяти, выход (2р+2)-го стекового блока памяти соединен с информационным входом первого стекового блока памяти и является выходом генератора, вход второго слагаемого Л4-го (.44=1—р + 1) сумматора соединен с выходом (М+р)-го стекового блока памяти, выходы сумматоров с первого по (р+1 )-й соединены с информационным входом (2р+2)-го стекового блока памяти, вход разрешения считывания которого объединен с входом разрешения записи первого стекового блока памяти и соединен с первым выходом распределителя импульсов, выходы с второго по (р+2)-й группы которого соединены соответственно с входами разрешения считывания регистров с (р+1)-го по первый и через соответствующие элементы задержки с входами разрешения сумматоров с (р+1)-го по первый, выходы с второго по (2р + 2)-й группы распределителя импульсов соединены соответственно с входами разрешения считывания стековых блоков памяти с (2р+1)-го по первый и через (+2)-й элемент задержки с входом разрешения записи (2р+2)-го стекового блока памяти, выходы с третьего по (2/7 +
1487019
+2)-й группы распределителя импульсов соединены соответственно с входами разрешения записи стековых блоков памяти с (2р+1)-го по второй.
2. Генератор по π. 1, отличающийся тем, что распределитель импульсов содержит узел генерации, 2р-\-1 регистров, элемент И, элемент ИЛИ, два счетчика и демультиплексор, причем информационный вход распределителя импульсов соединен с информационным входом узла генерации, выход &-го регистра соединен с информационным входом (^+1)-го регистра, информационные входы регистров с первого по (2р+ 1)-й соединены соответственно с первым выходом и с выходами с (2р+1)-го по второй узла генерации, первый выход которого соединен с выходом (2р+1)-го регистра и с информационным входом первого счетчика, вход разрешения записи которого соединен с входами разрешения записи регистров с первого по (2р+1)-й и с выходом элемента ИЛИ, первый вход которого соединен с (2р+2)-м выходом узла генерации, тактовый вход которого соединен с вычитающим входом первого счетчика, с первым входом элемента И и с тактовым входом распределителя импульсов, выход заема первого счетчика соединен с вторыми входами элементов И и
Ю ИЛИ и со счетным входом второго счетчика, выход переполнения которого соединен с вхо дом запуска узла генерации и является выходом распределителя импульсов, выходы группы которого соединены с соответствую-)5 щими выходами демультиплексора, информа ционный и адресный входы которого соединены соответственно с выходом элемента И и с информационным выходом второго счетчика.
1487019
Выход
Выход
фиг А
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874371358A SU1487019A1 (ru) | 1987-11-30 | 1987-11-30 | ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ р-ЧИСЕЛ ФИБОНАЧЧИ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874371358A SU1487019A1 (ru) | 1987-11-30 | 1987-11-30 | ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ р-ЧИСЕЛ ФИБОНАЧЧИ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1487019A1 true SU1487019A1 (ru) | 1989-06-15 |
Family
ID=21352779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874371358A SU1487019A1 (ru) | 1987-11-30 | 1987-11-30 | ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ р-ЧИСЕЛ ФИБОНАЧЧИ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1487019A1 (ru) |
-
1987
- 1987-11-30 SU SU874371358A patent/SU1487019A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0158980A2 (en) | Digital time base corrector | |
JPS55135977A (en) | Time recording signal generation system | |
SU1487019A1 (ru) | ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ р-ЧИСЕЛ ФИБОНАЧЧИ | |
SU1098002A1 (ru) | Устройство управлени обращением к пам ти | |
SU1347160A1 (ru) | Многофазный генератор импульсов | |
JPH06124586A (ja) | 半導体記憶装置 | |
RU1817106C (ru) | Устройство дл определени разности множеств | |
SU1647591A1 (ru) | Устройство дл обращени матриц | |
SU1649531A1 (ru) | Устройство поиска числа | |
SU1238068A1 (ru) | Генератор многомерных случайных величин | |
SU1554021A1 (ru) | Устройство коррекции сигнала записи цифровой информации | |
SU602947A1 (ru) | Микропрограммное устройство управлени | |
RU2084954C1 (ru) | Устройство для решения задачи о назначениях | |
RU1783519C (ru) | Устройство дл умножени @ -разр дных двоичных чисел | |
SU1629969A1 (ru) | Устройство дл формировани импульсов | |
RU1805465C (ru) | Генератор псевдослучайных чисел | |
SU1661758A1 (ru) | Арифметический расширитель | |
RU2239866C2 (ru) | Устройство для разграничения доступа пользователей к разделам текстовых документов | |
SU1203499A1 (ru) | Управл емый формирователь импульсных последовательностей | |
RU1807479C (ru) | Суммирующее устройство | |
SU1536371A1 (ru) | Устройство дл экстремальной фильтрации | |
SU1160563A1 (ru) | Устройство для счета импульсов | |
SU1305667A1 (ru) | Устройство дл умножени | |
SU1660052A1 (ru) | Запоминающее устройство | |
SU1714609A1 (ru) | Устройство дл формировани теста блока оперативной пам ти |