SU1476535A1 - Регистр сдвига - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве сдвигового регистра или распределител  импульсов в устройствах обработки данных, например устройствах формировани  сигналов при обработке изображений. Целью изобретени   вл етс  повышение надежности устройства при увеличении его быстродействи . Дл  достижени  поставленной цели в устройстве, содержащем в каждом разр де две последовательно соединенные  чейки из п ти МДП-транзисторов, первый и второй транзисторы соединены по схеме динамического элемента хранени , а второй, третий, четвертый и п тый МДП-транзисторы образуют квазистатический триггер, вход которого управл етс  от элемента хранени , дл  чего затвор четвертого МДП-транзистора соединен с истоком второго МДП-транзистора. За счет квазистатического режима работы образованного триггера, выход которого  вл етс  выходом  чейки или разр дным выходом, достигаетс  повышение надежности при работе устройства на более высокой частоте. 1 з.п. ф-лы, 1 ил.

Description

1

Изобретение-относитс  к вычислительной технике и может быть использовано в качестве сдвигового регистра или распределител  импульсов в устройствах обработки данных (например , при обработке изображени ).

Цель изобретени  - повышение надежности устройства при увеличении его быстродействи  путем соединени  четырех МДП-транзисторов„по схеме квазистатического триггера, выход которого  вл етс  выходом  чейки сдвигового регистра, а вход которого управл етс  от динамического запоминающего элемента. Использование квазистатического режима работы триггера как элемента хранени  и передачи информации в регистре и использование регенеративного процесса переключени  обеспечивают повышение надежности устройства при работе на более высокой частоте.

На чертеже приведена принципиальна  схема регистра сдвига.

Регистр сдвига содержит в каждом разр де первую 1 и вторую 2  чейки, кажда  из которых содержит п ть МДП- транзисторов 3-7.

Ј vj

О

сл

00

сл

314

Сток первого транзистора 3  вл етс  входом 8  чейки 1 или 2 и подключен к истоку второго транзистора 4 предьщущей  чейки 2 или 1, который  вл етс  ее выходом. Исток первого транзистора 3 соединен с затвором второго транзистора 4, исток которого подключен к затвору четвертого 6 и стоку п того 7 транзисторов. Затвор п того транзистора 7, исток которого соединен с общей шиной 9, подключен к точке последовательного соединени  третьего 5 и четвертого 6

ние напр жени  ни  А.

и в узле накопле

Одновременно с этим процессом осуществл етс  зар д емкости узла накоплени  А второй  чейки 2 данного разр да . Далее процесс повтор етс , обеспечива  сдвиг 1 на входах 8, с которых сигнал подаетс , например, на ключи опроса датчиков.

В предлагаемом регистре сдвига динамический запоминающий элемент на паразитной емкости узла накоплени  А

транзисторов. Сток и затвор третьего |$ выполн ет только вспомогательную функцию , обеспечива  начальное открытие второго МДП-транзистора 4. Процесс формировани  выходного сигнала в узле предварительной установки В происходит регенеративно, как в триггере с положительной обратной св зью, что обеспечивает надежность процесса переключени  и завершенность процесса при работе на более высоких частотах.

20

25

30

5, исток четвертого 6 и затвор первого 3 транзисторов объединены и подключены в первой 1 и второй 2  чейках соответственно к первой 10 и второй 11 тактовым шинам, к которым подключены также стоки вторых транзисторов соответственно во второй 2 и первой 1  чейках.

Регистр сдвига работает следующим образом.

При подаче на вход 8  чейки 1 единичного сигнала и возбуждении первой тактовой шины 10 через открытый первый транзистор 3 происходит зар д паразитной емкости узла накоплени  А. Одновременно до единичного уровн  напр жени  зар жаетс  паразитна  емкость узла С. П тьй транзистор 7 отпираетс , и в узле предварительной установки В устанавливаетс  нулевой потенциал.

На втором полутакте возбуждаетс  втора  тактвва  шина 11. Через открытый второй МДП-транзистор 4 начинаетс  зар д паразитной емкости узла В. При этом транзисторы 4-7 образуют схему квазистатического триггера , в котором под действием возрастающего напр жени  в узле В начинаетс  регенеративный процесс переключе- ,с ни . Емкость узла С через открывающийс  четвертый транзистор 6 разр жаетс  до нулевого уровн , а п тый транзистор 7 закрываетс , что обеспечивает быстрый зар д до единичного уровн  узла предварительной установки В. Собственные емкости затвора транзистора 4 обеспечивают во врем  действи  фронта нарастани  напр жени  на второй тактовой шине 11 повыше35

40

50

Claims (1)

1. Формула изобретени 

   Регистр сдвига, содержащий в каждом разр де две  чейки, кажда  из которых состоит из п ти МДП-транзис- торов, сток первого  вл етс  входом  чейки и подключен к истоку второго транзистора предыдущей  чейки,  вл ющемус  выходом  чейки, исток первого транзистора соединен с затвором второго транзистора, исток которого подключен к стоку п того транзистора , затвор которого подключен к точке последовательного соединени  третьего и четвертого транзисторов, а исток - к общей шине, сток и затвор третьего, исток четвертого и затвор первого транзисторов объединены и подключены в первой и второй  чейках соответственно к первой и второй тактовым шинам, к которым подключены также стоки вторых транзисторов соответственно во второй и в первой  чейках, отличающийс  тем, что, с целью повышени  надежности регистра сдвига при увеличении его быстродействи , затвор четвертого транзистора в каждой  чейке соединен с истоком второго транзистора .

   0

   с

   5

   0

   0

   Формула изобретени 

   Регистр сдвига, содержащий в каждом разр де две  чейки, кажда  из которых состоит из п ти МДП-транзис- торов, сток первого  вл етс  входом  чейки и подключен к истоку второго транзистора предыдущей  чейки,  вл ющемус  выходом  чейки, исток первого транзистора соединен с затвором второго транзистора, исток которого подключен к стоку п того транзистора , затвор которого подключен к точке последовательного соединени  третьего и четвертого транзисторов, а исток - к общей шине, сток и затвор третьего, исток четвертого и затвор первого транзисторов объединены и подключены в первой и второй  чейках соответственно к первой и второй тактовым шинам, к которым подключены также стоки вторых транзисторов соответственно во второй и в первой  чейках, отличающийс  тем, что, с целью повышени  надежности регистра сдвига при увеличении его быстродействи , затвор четвертого транзистора в каждой  чейке соединен с истоком второго транзистора .

   Т

   Л

   et7

   Ч

   10

   -j-i-i 4i1-u.

   j

   71

   j1