SU1437927A1 - Многоустойчивый триггер - Google Patents
Многоустойчивый триггер Download PDFInfo
- Publication number
- SU1437927A1 SU1437927A1 SU864159072A SU4159072A SU1437927A1 SU 1437927 A1 SU1437927 A1 SU 1437927A1 SU 864159072 A SU864159072 A SU 864159072A SU 4159072 A SU4159072 A SU 4159072A SU 1437927 A1 SU1437927 A1 SU 1437927A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- outputs
- signals
- output
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при построении устройства вычислительных машин и цифровой автоматики . Целью изобретени вл етс упрощение устройства. Поставленна цель достигаетс за счет введени С„ элементов 2 ИЛИ, где m 1,2,,,,,(п-1), При этом цепь обратной св зи НЕ-ШШ- И-НЕ выполнена так, что наиболее экономическими средствами обеспечиваетс автономна устойчивость Ср состо ний равновеси схемы. 1 ил.
Description
(Л
с
ц
00
Изобретение относитс к вычислительной технике и может быть использовано при построении устройств вычислительных машин и цифровой авто- матики.
Целью изобретени вл етс упрощение устройства.
На чертеже приведена схема многоустойчивого триггера.
Триггер содержит п элементов НЕ 1 (п 3,4,.,.), Сп элементов ИЛИ 2 (т 1,2,..., п- 1) ип элементов И 3.
Каждый из элементов ИЛИ 2 имеет ш входов, которые подключены к одной из групп выходов 4 элементов НЕ 1 по m выходов в группе так, что кажда группа отличаетс от другой не менее чем одним выходом. Каждый из элемен- тов 3 имеет С входов. Выход каждого из этих элементов подключен к входу одного из элементов НЕ.1. Выход каждого из элементов 2 ИЛИ подключен к тем элементам 3 И, выходы которых не имеют подключени ко входам данного элемента ИЛИ через элементы НЕ 1. На чертеже приведена схема триггера дл n .
Триггер работает следующим обра- зом..
Пусть на (п - т) входах элементов НЕ имеютс сигналы с уровнем ло- гического нул . Тогда на выходах этих (п т) элементов НЕ будут сигналы с уровнем логической единицы, В силу построени схемы каждый элемент НЕ соединен со входами С„, элементов ИЛИ. Выходы любых (п - т) элементов НЕ соединены со входами всех, кроме одного, элементов ИЛИ, поэтому на всех выходах элементов ИЛИ, кроме одного, будут единичные сигналы.
Элемент ШШ с нулевым выходным сигналом соединен с входами (п - т) элементов И, которые на своих выходах будут иметь нулевой сигнал. Эти (п - т) элементов И с нулевыми выходными сигналами подключены ко входам тех (п - т) элементов НЕ,на выходах
О
Q
5
0
которых по предположению имеютс единичные сигналы.
На остальных выходах элементов И будут единичные сигналы в силу того, что на все их входы поданы единичные сигналы с С - 1 элементов ИЛИ, имеющих единичные выходные сигналы. Выходы вышеуказанных m элементов И с единичными выходными синалами соединены со входами оставшихс m элементов НЕ, которые на своих выходах будут иметь га нулевьк сигналов, что не изменит выходные сигналы элементов ИЛИ. .
Таким образом, данное состо ние с (п - т) нулевыми и единичными сигналами на входах элементов НЕ будет устойчивым.
В силу симметрии схемы остальные аналогичные ее состо ни также будут устойчивыми.
Общее количество устойчивых состо ний будет равно С , т.е. числу возможных комбинаций из m единичных сигналов и (п - т) нулевых сигналов на входах п элементов НЕ. Каждому устойчивому состо нию соответствует наличие С „ - 1 единичных и одного нулевого сигналов на вьшодах элементов ИЛИ.
Таким образом, за счет введени элементов ИЛИ в многоустойчивый триггер , обеспечиваетс упрощение его схемы.
Claims (1)
- Формула изобретениМногоустойчивый триггер, содержащий п элементов НЕ (п 3), п элементов И, выходы которых соединены с входами элементов НЕ, отличающийс тем, что, с целью упрощени триггера, в него введены С элементов ИЛИ, где га 1,2,..,(п -1), ш входов каждого элемента ИЛИ соеди- |Нены с выходами элементов НЕ по правилу перестановки m из п, выход каждого элемента ШЖ подключен к входам тех элементов И, выходы которых не соединены с входами данного элемента ШШ через элемент НЕ.NСЧ4(МN|СЧ1f«rLIIJICvj«41CMCM
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864159072A SU1437927A1 (ru) | 1986-12-05 | 1986-12-05 | Многоустойчивый триггер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864159072A SU1437927A1 (ru) | 1986-12-05 | 1986-12-05 | Многоустойчивый триггер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1437927A1 true SU1437927A1 (ru) | 1988-11-15 |
Family
ID=21271984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864159072A SU1437927A1 (ru) | 1986-12-05 | 1986-12-05 | Многоустойчивый триггер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1437927A1 (ru) |
-
1986
- 1986-12-05 SU SU864159072A patent/SU1437927A1/ru active
Non-Patent Citations (1)
Title |
---|
Букреев И.Н, и др. Микроэлектронные схемы цифровых устройств. М.: Советское радио, 1975, с.218, Горбатов В.А. и др. Регул рные структуры автономного управлени , . М.:Машиностроение, 1980, с.181, рис, 94, * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0170493A2 (en) | Bidirectional barrel shift circuit | |
CA1270534C (en) | SHIFT DEVICE | |
DE69419538T2 (de) | Programmierbarer Schaltkreis mit geschalteten Kapazitäten | |
KR930015351A (ko) | 배럴시프터 | |
SU1437927A1 (ru) | Многоустойчивый триггер | |
KR900008055B1 (en) | Decoding circuitry | |
SU1401452A1 (ru) | Сумматор по модулю три | |
SU903865A1 (ru) | Управл емый арифметический модуль | |
SU1381488A1 (ru) | Сумматор по модулю три | |
SU734681A1 (ru) | Одноразр дный сумматор | |
SU864275A1 (ru) | Устройство дл ввода информации | |
SU443387A1 (ru) | Устройство микропрограммировани вычислительных машин | |
SU1280609A1 (ru) | Устройство дл сравнени @ -разр дных двоичных чисел | |
SU1472896A1 (ru) | Многофункциональный логический модуль | |
SU1441396A1 (ru) | Табличный сумматор вычетов | |
SU1195346A1 (ru) | Устройство дня выделения максимального числа | |
SU1372361A1 (ru) | Асинхронный последовательный регистр | |
SU1584107A2 (ru) | Преобразователь кодов | |
SU855647A1 (ru) | Цифровой генератор гермонических сигналов | |
SU1388850A1 (ru) | Устройство дл сложени и вычитани чисел по модулю Р | |
SU1166097A1 (ru) | @ -Ичный сумматор | |
SU1213555A1 (ru) | Импульсное трехканальное мажоритарное устройство | |
SU1291964A1 (ru) | Устройство дл сдвига | |
SU1275778A1 (ru) | Устройство дл определени количества единиц в двоичном числе | |
SU1552172A1 (ru) | Устройство дл поиска чисел в заданном диапазоне |