SU1381488A1

SU1381488A1 - Сумматор по модулю три

Info

Publication number: SU1381488A1
Application number: SU864044111A
Authority: SU
Inventors: Виктор Иванович Долгов; Виктор Анатольевич Краснобаев; Александр Владимирович Брезгунов; Александр Юрьевич Семенов; Михаил Викторович Юмашев; Валерий Васильевич Бордуков; Игорь Владимирович Зиновьев
Priority date: 1986-03-26
Filing date: 1986-03-26
Publication date: 1988-03-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов (СОК). Целью изобретени вл етс сокращение количества оборудовани . Сумматор по модулю три содержит элементы И 1, ИЛИ-НЕ 2, сложени по модулю два 3, И 4, ИЛИ-НЕ 5, сложени по модулю два 6, И 7-10, ИЛИ 11, 12 и представл ет собой комбинационную схему, 1 ил., 1 табл.

Description

-в11

Hi

(Л

02

Ъг

7Р

8

со

00

4

00 00

Изобретение относитс к вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов (сок).

Цель изобретени - сокращение количества оборудовани .

На чертеже изображен предлагаемый сумматор.

Сум 5атор содержит элемент И 1, элемент ИЛИ-НЕ 2, элемент 3 сложени по модулю два, элемент И А, элемент ИЛИ-НЕ 5, элемент 6 сложени по модулю два, элементы И 7-10 и элементы ИЛИ 11 и 12.

Су татор работает следующим образом .

Суммируемые операнды А и В заданы двухразр дными кодами А а,а, и В ,, где а , и b , - младшие разр ды операндов, а и Ь , - старшие разр ды операндов.

В соответствии с выбранным модулем Р 3 каждый операнд может принимать значение О (00), 1 (01) и 2 (10). На выходах у и у, формируетс двухразр дный код суммы по модулю три в соответствии с таблицей.

Входы

Выход

Ь,

Элемент И 1, элемент ИЛ1-1-НЕ 2, элемент 3 сложени по модулю два, элемент И 4, элемент ИЛИ-НЕ 5 и элемент 6 сложени по модулю два формируют сигналы количества единиц в

5

0

младших (старших) разр дах операндов, а эти сигналы анализируютс схемой, построенной на элементах И 7-10 и ILIUi 11-12, котора шифрует их в код суммы ип модулю три. Аналогично может быть построен сумматор по произвольному, заранее выбранному модулю: на первой ступени схемы с помощью трех элементов (И, ИЧИ-НЕ, сложени по модулю два) определ етс число единиц в разр де двоичного представлени сз ммируемых опе- рандпв, а затем эти сигналы с помощью схемы, построенной на элементах И и НИИ, шифруютс в код суммы, при- чпм в зависимости от построени сумма может представл тьс как в унитарном, так и в д.воичном коде.

Ф

5

0

о р м у л а изобретени

Сумматор по модулю три, содержащий шесть элементов И и два элемента 1-1ЛИ, выходы которых вл ютс выходами младигего и старишго разр дов сумма ора, входгз первого элемента И соединены с вхолам11 младших разр дов О1:ер; ндов сумматора, входы второго элемента И подключены к входам старших разр д.ов операндов су.1матора, в.-1ходы третьего и четвертого элементов И соеди}1сиы с )ход11ми первого элемента 1ШИ, выходы п того и шестого элементо з И псъ тключены к нходам второго элемента ИЛИ, отличаю5 1Ц и и с тем, -п о, с целью сокращени количества оборудовани , cyMNia- тор содержит два элемента ИЛИ-НЕ и два элемента сложени по модулю два, причг-м первый и второй входы нервоП го элемента lUIM-IlL соединены с соот- ветс гвующи -ги вход ими первого элемента сл(1же)1и по два и первого элемента И, первый i-i :(Т()рой входы второго элемента ИЛИ-НЕ соединены с

5 соответствующими входами второго элемента сложени по модулю два и второго элеме}1та И, входы третьего элемента И гюдкл очены к выходам первого элемента ИЛИ-НЕ и второго эле0 мента И, входы четвертого элемента И подключены к выходам первого элемента сложени по модулю два и второго элемента 11 1И-НЕ, входы п того элемента И подключены к выходам пер5 вого элемента И и второго элемента И. 1И-11Е, входы шестого элемента И подключены к выходам первого элемента и второго элемента сложени по модулю два.

Claims

Формула изобретения

Сумматор по модулю три, содержащий шесть элементов И и два элемента ИЛИ, выходы которых являются выходами младшего и старшего разрядов сумма тора, входы первого элемента И соединены с входами младших разрядов операндов сумматора, входы второго элемента И подключены к входам старших разрядов операндов сумматора, выходы третьего и четвертого элементов И соединены с входами первого элемента ИЛИ, выходца пятого и шестого элементов И подключены к входам второго элемента ИЛИ, отличающ и й с я тем, что, с целью сокращения количества оборудования, сумматор содержит два элемента ИЛИ-НЕ и два элемента сложения по модулю два, причем первый и второй входы первого элемента ИПИ-IIL соединены с соответствующими входами первого элемента сложения по модулю два и первого элемента И, первый и второй входы второго элемента ИЛИ-НЕ соединены с соответствующими входами второго элемента сложения по модулю два и второго элемента И, входы третьего элемента И подключены к выходам первого элемента ИЛИ-НЕ и второго элемента И, входы четвертого элемента И подключены к выходам первого элемента сложения по модулю два и второго элемента ИЛИ-НЕ, входы пятого элемента И подключены к выходам первого элемента И и второго элемента ИЛИ-НЕ, входы шестого элемента И подключены к выходам первого элемента ИЛИ-НЕ и второго элемента сложения по модулю два.