RU2708793C1 - Сумматор по модулю три - Google Patents
Сумматор по модулю три Download PDFInfo
- Publication number
- RU2708793C1 RU2708793C1 RU2019106831A RU2019106831A RU2708793C1 RU 2708793 C1 RU2708793 C1 RU 2708793C1 RU 2019106831 A RU2019106831 A RU 2019106831A RU 2019106831 A RU2019106831 A RU 2019106831A RU 2708793 C1 RU2708793 C1 RU 2708793C1
- Authority
- RU
- Russia
- Prior art keywords
- elements
- inputs
- modulo
- adder
- exclusive
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/727—Modulo N arithmetic, with N being either (2**n)-1,2**n or (2**n)+1, e.g. mod 3, mod 4 or mod 5
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Complex Calculations (AREA)
Abstract
Изобретение относится к вычислительной технике и может быть использовано для выполнения операции (A+B)mod3, где А, В∈{00, 01, 10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами. Техническим результатом является упрощение устройства за счет уменьшения его цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа. Устройство содержит пять элементов ИЛИ-НЕ и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ. 1 ил., 1 табл.
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны сумматоры по модулю три (см., например, авт. св. СССР 1654812, кл. G06F 7/49, 1991 г.), которые суммируют два двухразрядных двоичных числа, задаваемых двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных сумматоров по модулю три, относится схемная сложность, обусловленная тем, что цена по Квайну схемы, в частности, упомянутого аналога равна 18 и он содержит логические элементы четырех типов.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип сумматор по модулю три (авт. св. СССР 1381488, кл. G06F 7/49, 1988 г.), который содержит логические элементы и реализует операцию (А+В)mod3, где A, B∈{00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 24 и он содержит логические элементы четырех типов.
Техническим результатом изобретения является упрощение схемы сумматора по модулю три за счет уменьшения ее цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в сумматоре по модулю три, содержащем два элемента ИЛИ-НЕ, особенность заключается в том, что в него дополнительно введены три элемента ИЛИ-НЕ и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, причем первый, второй входы j-го элемента ИЛИ-НЕ соединены соответственно с j-ми входами третьего, четвертого элементов ИЛИ-НЕ, выходы третьего, четвертого, пятого и j-го элементов ИЛИ-НЕ соединены соответственно с первым, вторым входами пятого элемента ИЛИ-НЕ, вторым и первым входами j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, а первый, второй входы j-го элемента ИЛИ-НЕ и выход j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ соединены соответственно с (2×j-1)-ым, (2×j)-ым входами и j-ым выходом сумматора по модулю три.
На чертеже представлена схема предлагаемого сумматора по модулю три.
Сумматор по модулю три содержит элементы ИЛИ-НЕ 11, …, 15 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 21, 22, причем первый, второй входы элемента 1j соединены соответственно с j-ми входами элементов 13, 14, выходы элементов 13, 14, 15 и 1j соединены соответственно с первым, вторым входами элемента 15, вторым и первым входами элемента 2j, а первый, второй входы элемента 1j и выход элемента 2j соединены соответственно с (2×j-1)-ым, (2×j)-ым входами и j-ым выходом сумматора по модулю три.
Работа предлагаемого сумматора по модулю три осуществляется следующим образом. На его первый, третий и второй, четвертый входы подаются соответственно двоичные сигналы а 0,a 1∈{0,1} и b0, b1∈{0,1}, которые задают подлежащие обработке двухразрядные двоичные числа А=а 1 а 0, B=b1b0, причем a 1,b1 и а 0,b0 определяют значения старших и младших разрядов соответственно, А,В∈{00,01,10}. В представленной ниже таблице приведены значения выходных сигналов y0,y1 предлагаемого сумматора, полученные с учетом работы элементов 11,…,15, 21, 22 для всех возможных наборов значений сигналов а 0,а 1,b0,b1.
Согласно представленной таблицы имеем Y=(A+B)mod3, где Y=y1y0 - двухразрядное двоичное число, задаваемое двоичными сигналами y0,y1∈{0,1} {y1 и y0 определяют значения старшего и младшего разрядов соответственно).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый сумматор по модулю три реализует операцию {А+В)mod3, где А,В∈{00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами. При этом схема предлагаемого сумматора проще чем у прототипа, поскольку ее цена по Квайну равна 14 и аппаратурный состав образован из логических элементов двух типов.
Claims (1)
- Сумматор по модулю три, содержащий два элемента ИЛИ-НЕ, отличающийся тем, что в него дополнительно введены три элемента ИЛИ-НЕ и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, причем первый, второй входы j-го элемента ИЛИ-НЕ соединены соответственно с j-ми входами третьего, четвертого элементов ИЛИ-НЕ, выходы третьего, четвертого, пятого и j-го элементов ИЛИ-НЕ соединены соответственно с первым, вторым входами пятого элемента ИЛИ-НЕ, вторым и первым входами j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, а первый, второй входы j-го элемента ИЛИ-НЕ и выход j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ соединены соответственно с (2×j-1)-м, (2×j)-м входами и j-м выходом сумматора по модулю три.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019106831A RU2708793C1 (ru) | 2019-03-11 | 2019-03-11 | Сумматор по модулю три |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2019106831A RU2708793C1 (ru) | 2019-03-11 | 2019-03-11 | Сумматор по модулю три |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2708793C1 true RU2708793C1 (ru) | 2019-12-11 |
Family
ID=69006506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2019106831A RU2708793C1 (ru) | 2019-03-11 | 2019-03-11 | Сумматор по модулю три |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2708793C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2757831C1 (ru) * | 2020-09-24 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Арифметическое устройство по модулю три |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1381488A1 (ru) * | 1986-03-26 | 1988-03-15 | Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. | Сумматор по модулю три |
SU1654812A1 (ru) * | 1989-06-23 | 1991-06-07 | Войсковая часть 31303 | Сумматор по модулю три |
RU2018927C1 (ru) * | 1992-05-18 | 1994-08-30 | Авгуль Леонид Болеславович | Сумматор по модулю три |
WO2002008885A1 (en) * | 2000-07-21 | 2002-01-31 | Xebeo Communications, Inc. | HIGH-SPEED PARALLEL-PREFIX MODULO 2n-1 ADDERS |
US20030031316A1 (en) * | 2001-06-08 | 2003-02-13 | Langston R. Vaughn | Method and system for a full-adder post processor for modulo arithmetic |
-
2019
- 2019-03-11 RU RU2019106831A patent/RU2708793C1/ru not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1381488A1 (ru) * | 1986-03-26 | 1988-03-15 | Харьковское Высшее Военное Командно-Инженерное Училище Ракетных Войск Им.Маршала Советского Союза Крылова Н.И. | Сумматор по модулю три |
SU1654812A1 (ru) * | 1989-06-23 | 1991-06-07 | Войсковая часть 31303 | Сумматор по модулю три |
RU2018927C1 (ru) * | 1992-05-18 | 1994-08-30 | Авгуль Леонид Болеславович | Сумматор по модулю три |
WO2002008885A1 (en) * | 2000-07-21 | 2002-01-31 | Xebeo Communications, Inc. | HIGH-SPEED PARALLEL-PREFIX MODULO 2n-1 ADDERS |
US20030031316A1 (en) * | 2001-06-08 | 2003-02-13 | Langston R. Vaughn | Method and system for a full-adder post processor for modulo arithmetic |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2757831C1 (ru) * | 2020-09-24 | 2021-10-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Арифметическое устройство по модулю три |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2701461C1 (ru) | Мажоритарный модуль | |
RU2700554C1 (ru) | Мажоритарный модуль | |
RU2708793C1 (ru) | Сумматор по модулю три | |
Deryabin et al. | High performance parallel computing in residue number system | |
RU2649296C1 (ru) | Компаратор двоичных чисел | |
RU2700553C1 (ru) | Мажоритарный модуль | |
RU2702970C1 (ru) | СУММАТОР ПО МОДУЛЮ q | |
RU2713862C1 (ru) | УМНОЖИТЕЛЬ ПО МОДУЛЮ q | |
RU2703676C1 (ru) | Сумматор по модулю три | |
RU2710872C1 (ru) | Параллельный счетчик единичных сигналов | |
RU2702969C1 (ru) | Сумматор по модулю пять | |
RU2762544C1 (ru) | Умножитель по модулю пять | |
RU2714216C1 (ru) | Пороговый модуль | |
RU2762548C1 (ru) | Сумматор-умножитель по модулю три | |
RU2621280C1 (ru) | Компаратор двоичных чисел | |
Bentmann | Kirchberg $ X $-algebras with real rank zero and intermediate cancellation | |
RU2757831C1 (ru) | Арифметическое устройство по модулю три | |
RU2758184C1 (ru) | Двоичный сумматор | |
RU2629453C1 (ru) | Двоичный вычитатель | |
RU2778675C1 (ru) | Сумматор по модулю три | |
RU2778676C1 (ru) | Арифметическое устройство по модулю три | |
RU2681693C1 (ru) | Устройство селекции двоичных чисел | |
RU2787336C1 (ru) | Пороговый модуль | |
RU2678165C1 (ru) | Устройство селекции двоичных чисел | |
RU2790010C1 (ru) | Устройство селекции меньшего из двоичных чисел |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20210312 |