SU1654812A1 - Сумматор по модулю три - Google Patents
Сумматор по модулю три Download PDFInfo
- Publication number
- SU1654812A1 SU1654812A1 SU894709244A SU4709244A SU1654812A1 SU 1654812 A1 SU1654812 A1 SU 1654812A1 SU 894709244 A SU894709244 A SU 894709244A SU 4709244 A SU4709244 A SU 4709244A SU 1654812 A1 SU1654812 A1 SU 1654812A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- adder
- modulo
- output
- input
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл построени систем пе редачи и переработки дискретной информации . Целью изобретени вл етс упрощение сумматора. Сумматор по модулю три содержит элемент И 1, сумма тор 2 по модулю два, элемент ИЗ, сумматор .4 по модулю два, элементы ИЛИ 5,6 и элементы ЗАПРЕТ 7,8 с с сот ветствующнми св з ми. 1 табл., 1 ил.
Description
Z,
U)
о SS
(Л
с
ф
S
00
Изобретение относитс к вычислительной технике и может быть использовано дл построени систем передачи и переработки дискретной информации .
Цель изобретени - упрощение сумматора „
На чертеже изображена схема сумматора по модулю три.
Сумматор по модулю три содержит элемент И, сумматор 2 по модулю два, элемент И 3, сумматор 4 по модулю два, элементы ИЛИ 5 и 6 и элементы ЗАПРЕТ 7 и 8.
Элемент И 1 и сумматор 2 по модулю два соединены входами с входными шинами сигналов Хл и Y, элемент И 3 и сумматор 4 по модулю два соединены входами с входными шинами сигналов X , и Y, элемент ИЛИ 5 соединен входами с выходами элемента И 1 и сумматора 4 по модулю два, а выходом - с пр мым входом элемента ЗАПРЕТ 7, выход которого вл етс выходом сигнала Z, первого разр да устройства, а второй инверсный вход - с выходом сумматора 2 по модулю два, элемент ИЛИ 6 соединен входами с выходами сумматора 2 по модулю два и элемента И 3, а выходом - с пр мым входом элемента ЗАПРЕТ 8, выход которого вл етс выходом сигнала Ъд второго разр да устройства, инверсный вход соединен с выходом сумматора 4 по модулю два.
Функционирование сумматора по модулю три по сн етс таблицей, в которой приведены выходные сигналы всех
ходные коды
ji.ljL.Lir.
о о о 1 1 1 о о о
о 1
,0
о I
о о 1 о
Сумма входных кодов X+Y
О 1 2 1 2 3 2 3 4
(X+Y)mod k
элементов схем дл всех разрешенных значений входных сигналов, соответствующих входным кодам Х62 и Y 2.
Из таблицы видно, что при подаче на входы устройства кодов X и Y на его выходах формируетс код Z - (X + + Y) mod 3.
Claims (1)
- Формула изобретени5Сумматор по модулю три, содержащий первый элемент И и первый сумматор по модулю два, соединенные входами с входными шинами первого разр да сумматора, второй элемент И и второй сумматор по модулю два, соединенные входами с входными шинами второго разр да сумматора, а также два элемента ИЛИ, отличающий- с тем, что, с целью упрощени , он содержит два элемента ЗАПРЕТ, причем первьй элемент ИЛИ соединен входами с выходами первого сумматора ino модулю два и второго элемента И, а выходом - с пр мым входом первого элемента ЗАПРЕТ, выход которого вл етс выходом первого разр да сумматора, а инверсный вход соединен с выходом второго сумматора по модулю два, второй элемент ИЛИ соединен входами с выходами второго сумматора по модулю два и первого элемента И, а выходом - с пр мым входом второго элемента ЗАПРЕТ, выход которого вл етс выходом второго разр да сумматора , а инверсный вход соединен с выходом первого сумматора по модулю два.0505ОстатокВыходные сигналы элементов схемы Номера элементов схемыпитие
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894709244A SU1654812A1 (ru) | 1989-06-23 | 1989-06-23 | Сумматор по модулю три |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894709244A SU1654812A1 (ru) | 1989-06-23 | 1989-06-23 | Сумматор по модулю три |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1654812A1 true SU1654812A1 (ru) | 1991-06-07 |
Family
ID=21456128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU894709244A SU1654812A1 (ru) | 1989-06-23 | 1989-06-23 | Сумматор по модулю три |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1654812A1 (ru) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2702970C1 (ru) * | 2018-09-20 | 2019-10-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | СУММАТОР ПО МОДУЛЮ q |
| RU2708793C1 (ru) * | 2019-03-11 | 2019-12-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Сумматор по модулю три |
-
1989
- 1989-06-23 SU SU894709244A patent/SU1654812A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1401452, кп. G 06 F 7/49, 1986. Авторское свидетельство СССР 1381488, кп. G 06 F 7/49, 1986. * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2702970C1 (ru) * | 2018-09-20 | 2019-10-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | СУММАТОР ПО МОДУЛЮ q |
| RU2708793C1 (ru) * | 2019-03-11 | 2019-12-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Сумматор по модулю три |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1654812A1 (ru) | Сумматор по модулю три | |
| SU1767495A1 (ru) | Устройство дл вычислени симметрических булевых функций | |
| GB1107466A (en) | Improvements in or relating to electronic switching circuits | |
| SU1446694A1 (ru) | Преобразователь двоичного кода в пр мой семисегментный код | |
| SU733114A2 (ru) | Устройство помехоустойчивого кодировани | |
| SU1374216A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| KR840002174A (ko) | 스위치 회로 | |
| SU1363192A1 (ru) | Суммирующе-вычитающее устройство | |
| SU1707755A1 (ru) | Пороговое устройство с порогом два | |
| SU604168A1 (ru) | Многоканальное устройство дл передачи информации с дельта-модул цией | |
| SU1272334A1 (ru) | Устройство дл шифрации крайней единицы | |
| SU1417012A1 (ru) | Четырехвходовый одноразр дный сумматор | |
| SU1730620A1 (ru) | Многовходовой одноразр дный сумматор | |
| SU1136146A1 (ru) | Логический модуль | |
| SU1367010A1 (ru) | Многофункциональный логический модуль | |
| SU729584A1 (ru) | Устройство дл ввода информации | |
| SU444178A1 (ru) | Преобразователь -разр дного двоичного кода | |
| SU1053102A1 (ru) | Одноразр дный адаптируемый четверичный сумматор | |
| SU485411A1 (ru) | Нелинейное корректирующее устройство дл систем автоматического управлени с переменной структурой | |
| SU686146A1 (ru) | Многофункциональный логический элемент | |
| SU1432503A2 (ru) | Сумматор по модулю три | |
| SU488206A1 (ru) | Устройство дл сложени | |
| SU1689949A1 (ru) | Устройство дл вычитани по модулю | |
| SU1193665A1 (ru) | Устройство дл суммировани двоичных чисел | |
| SU1193663A1 (ru) | Сумматор уплотненных кодов |