SU1472896A1

SU1472896A1 - Многофункциональный логический модуль

Info

Publication number: SU1472896A1
Application number: SU874208911A
Authority: SU
Inventors: Юрий Гергиевич Дьяченко
Original assignee: Предприятие П/Я М-5199
Priority date: 1987-03-10
Filing date: 1987-03-10
Publication date: 1989-04-15

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении цифровых вычислительных комплексов и устройств. Цель изобретени - упрощение модул . Модуль содержит шесть входов, два выхода, два элемента РАВНОЗНАЧНОСТЬ, два элемента НЕ и мажоритарный элемент. При нормальной настройке модуль реализует все формулы трех переменных, все функции двух переменных, а также р д дополнительных функций трех переменных. 1 ил.

Description

1

Изобретение относитс к вычислительной технике и может использоватьс в цифровых вычислительных комплексах и устройствах.

Целью изобретени вл етс упрощение конструкции модул .

На чертеже представлена функциональна схема модул .

Модуль содержит шесть входов 1-6, два выхода 7 и 8, два элемента РАВНОЗНАЧНОСТЬ 9 и 10, два элемента НЕ 11 и 12, мажоритарный элемент 13.

Модуль работает следующим образом .

Работа мажоритарного элемента описываетс формулой

F ab + с + be

где F - выход мажоритарного элемента- , а,Ь,с - его входы.

Функционирование всего модул описываетс при этом формулой

FM R(X,,X2,X3)(R(X4,Xr) + Х6) + + X6R(X4,Xf)

где R - функци равнозначности; X -Х6 - входные сигналы на соответствующих входах модул . Данна формула совпадает логически с формулой, описывающей функционирование прототипа, следовательно, модуль обладает такими же функциональными возможност ми, что и прототип . v

Claims

.Формула изобретени

Многофункциональный логический модуль, содержащий два элемента РАВНОЗНАЧНОСТЬ и два элемента НЕ, причем первый вход модул соединен с

Јь sl 1C

00 СО О

входом первого элемента НЕ, выход которого соединен с первым входом первого элемента РАВНОЗНАЧНОСТЬ, второй и третий входы которого соединены с вторым и третьим входами модул , четвертый и п тый входы которого соединены с первым и вторым входами вто- ,рого элемента РАВНОЗНАЧНОСТЬ, выход второго элемента НЕ вл етс первым выходом модул , отличающий

с тем, что, с целью упрощени , он содержит мажоритарный элемент, причем выходы первого и второго элементов РАВНОЗНАЧНОСТЬ соединены с первым и вторым входами мажоритарного. элемента, выход которого соединен с входом второго элемента НЕ и вл етс вторым выходом модул , шестой вход которого соединен с третьим входом мажоритарного элемента.