SU1676096A1 - Делитель частоты - Google Patents

Делитель частоты Download PDF

Info

Publication number
SU1676096A1
SU1676096A1 SU894736717A SU4736717A SU1676096A1 SU 1676096 A1 SU1676096 A1 SU 1676096A1 SU 894736717 A SU894736717 A SU 894736717A SU 4736717 A SU4736717 A SU 4736717A SU 1676096 A1 SU1676096 A1 SU 1676096A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
flip
output
flop
inputs
Prior art date
Application number
SU894736717A
Other languages
English (en)
Inventor
Юрий Алексеевич Базалев
Original Assignee
Предприятие П/Я А-1001
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1001 filed Critical Предприятие П/Я А-1001
Priority to SU894736717A priority Critical patent/SU1676096A1/ru
Application granted granted Critical
Publication of SU1676096A1 publication Critical patent/SU1676096A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к импульсной технике и может использоватьс  в устройствах вычислительной техники, в синтезаторах частот. Цель изобретени  - повышение надежности за счет упрощени  - достигаетс  введением элемента ИЛИ 8 с организацией новых структурных св зей. Устройство содержит IK-триггеры 1...5, элементы И 6 и 7, входную шину 9, шину 10 сброса и выходные шины 11 и 12. Коэффициент делени  устройства равен 23. 2 ил.

Description

Ј
9 ЧЕГШиз
Ј К
X
J
Ov VI ON О
ю
Os
Изобретение относитс  к импульсной технике и может быть использовано в устройствах вычислительной техники, в синтезаторах частот дл  делени  частоты следовани  импульсов на 23.
Цель изобретени  - повышение надежности за счет упрощени .
На фиг.1 приведена электрическа  функциональна  схема делител  частоты; на фиг.2 - временные диаграммы, по сн ющие его работу.
Делитель частоты содержит первый-п - тый IK-триггеры 1-5, первый и второй элементы И 6 и 7, элемент ИЛИ 8, шину 9 тактовых импульсов, котора  соединена с С-входами всех IK-триггеров, шину 10 сброса , котора  соединена с R-входами всех IK- триггеров, первую и вторую выходные шины 11 и 12, которые соединены соответственно с пр мым и с инверсным выходами п того IK-триггера 5, I- и К-входы которого соединены с выходом первого элемента И 6. первый вход которого соединен с пр мым выходом четвертого IK-триггера 4 и с К-вхо- -дом первого IK-триггера 1, 1-вход которого соединен с 1-входом третьего IK-триггера З и с инверсным выходом второго IK-триггера 2, К-вход которого соединен с выходом элемента ИЛИ 8, первый вход которого соединен с пр мым выходом п того IK-триггера 5, второй вход - с пр мым выходом первого IK-триггера 1 и с 1-входом четвертого IK- триггера 4, К-вход которого соединен с выходом второго элемента И 7, первый вход которого соединен с вторым входом первого элемента Ибис пр мым выходом второго IK-триггера 2, 1-вход которого соединен с вторым входом второго элемента И 7 и с пр мым выходом третьего IK-триггера 3, К- вход которого соединен с третьим входом первого элемента Ибис инверсным выходом первого 1К-триггера 1.
При таком соединении элементов устройства логические уравнени  дл  1-й К - входов всех IK-триггеров делител  частоты удут:
li Q2,2 Оз, 1з 02, y Qi,l5 QiQ2CU;
Ki -О «2 QKIs. . Kfl 020з, Ks Is.
Работа делител  частоты определ етс  логическими уравнени ми дл  I- и К-входов IK-триггеров и проходит в следующем пор дке.
По сигналу Сброс, поступающему в виде импульса по шине 10, все К-тригге- ры устанавливаютс  в исходное нулевое состо ние, и сигналы на выходах IK-триггеров 1-5 станут равны: Qi 0; 02 - 0; Оз 0; CU - 0; Qs 0.
По логическим уравнени м дл  I- и К- входов IK-триггеров 1-5 определим состо ни  этих входов, которые будут равны:
И 1, 12 0, , U 0, ls 0; Ki 0. К2 0, , К4 0, Ks Q.
Поскольку IK-триггер по поступающему входному тактовому импульсу по шине 9 при I 0 и К 0 не измен ет своего состо ни , при I 1 и К 1 переключаетс  в противопо- 0 ложное состо ние, при 1 1 и К 0 - состо ние логической единицы, а при I 0 и К 1 - в состо ние логического нул , то по первому импульсу, поступившему по шине-9, IK- триггеры 1 и 3 переключатс  в состо ние 5 логической единицы, а остальные не измен т своего состо ни  (фиг,2 при 1 1, где i - номер импульса на шине 9), состо ни  выходов при этом станут равны: Qi 1. Q2 О, Оз 1, Q4 О, Об 0, а состо ни  I- и 0 К-входов:
11 1. «2 1. з 1, Ц- 1, 15 0;
Ki - 0. К2 1, Кз - О, К4 О, К5 0.
В соответствии с состо ни ми I- и К-входов IK-триггеров 1-5 по второму импульсу, 5 поступившему по шине 9, измен т свое состо ние IK-триггеры 2 и 4, то есть перейдут в единичное положение, остальные сохран т прежнее состо ние (фиг.2 при 2), а I- и К-входы и выходы IK-триггеров 1-5 0 примут следующие состо ни : СИ 1, Оа 1, Оз 1, 04 1, Qs 0;
Н 0,12 1, з 0, Ц 1, I5-0,
Ki 1, К2 1, Кз О, К4 1, КБ 0.
Рассматрива  и далее таким же образом 5 работу делител  частоты, получим все состо ни  выходов и входов каждого IK-триггера при всех i.
По двадцать третьему входному импульсу устройство вернетс  в свое исходное со- 0 сто ние и при непрерывном поступлении импульсов по шине 9 будет повтор тьс  через каждые двадцать три импульса.

Claims (1)

  1. Формула изобретени 
    Делитель частоты, содержащий первый. 5 второй, третий, четвертый и п тый IK-триггеры , С- и R-входы которых соединены соответственно с шиной тактовых импульсов и с шиной сброса, первую и вторую выходные шины, которые соединены соответственное 0 пр мым и с инверсным выходами п того IK- триггера, 1-й К-входы которого соединены с выходом первого элемента И, первый вход которого соединен с пр мым выходом четвертого IK-триггера, К-вход которого соеди- 5 нен с выходом второго элемента И, первый вход которого соединен с вторым входом первого элемента И. отличающийс  тем, что, с целью повышени  надежности за счет упрощени , в него введен элемент ИЛИ. первый вход которого соединен -с пр мым выходом п того К-триггера, выход - с К-входом второго IK-триггера, 1-вход которого соединен с вторым входом второго элемента И и с пр мым выходом третьего IK-триггера, пр мой выход второго IK-триггера соединен с вторым входом первого элемента И, первый вход которого соединен с К-входом первого IK-триггера, инверсный
    01234561В9 10111213 W1516 П1В19 20 2122
    выход которого соединен с третьим входом первого элемента И и с К-входом третьего IK-триггера. 1-вход которого соединен с инверсным выходом второго IK-триггера и с 1-входом первого IK-триггера, пр мой выход которого соединен с 1-входом четвертого IK-триггера и с вторым входом элемента ИЛИ.
    Фиг. 2
SU894736717A 1989-09-12 1989-09-12 Делитель частоты SU1676096A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894736717A SU1676096A1 (ru) 1989-09-12 1989-09-12 Делитель частоты

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894736717A SU1676096A1 (ru) 1989-09-12 1989-09-12 Делитель частоты

Publications (1)

Publication Number Publication Date
SU1676096A1 true SU1676096A1 (ru) 1991-09-07

Family

ID=21469443

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894736717A SU1676096A1 (ru) 1989-09-12 1989-09-12 Делитель частоты

Country Status (1)

Country Link
SU (1) SU1676096A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1226660, кл. Н 03 К 23/40, 11.10.84. Авторское свидетельство СССР № 1338062. кл. Н 03 К 23/40, 27.12.85. *

Similar Documents

Publication Publication Date Title
SU1676096A1 (ru) Делитель частоты
US4034303A (en) Electronic pulse generating circuit for eliminating spike pulses
SU1676097A1 (ru) Синхронный делитель частоты
SU1385291A1 (ru) Синхронный делитель частоты
SU1285593A1 (ru) Синхронный делитель частоты на 17
SU1431068A1 (ru) Синхронный делитель частоты на 12
SU1522398A1 (ru) Делитель частоты на 11
SU1378055A1 (ru) Синхронный делитель частоты на 9
SU966916A1 (ru) М-тактный счетчик
SU784008A1 (ru) Делитель частоты на три
SU1621143A1 (ru) Триггер IK-типа
SU1522396A1 (ru) Управл емый делитель частоты
GB1464842A (en) Resettable toggle flip-flop
SU1485393A1 (ru) Устройство для переключения электрических цепей ,
SU680172A1 (ru) Распределитель импульсов
SU1444938A1 (ru) Синхронный делитель частоты на 9 на JK-триггерах
SU1330757A1 (ru) Декадный счетчик дл семисегментных индикаторов
SU1472896A1 (ru) Многофункциональный логический модуль
SU1517129A1 (ru) Синхронный делитель на 12
SU1170608A1 (ru) Делитель частоты следовани импульсов с переменным коэффициентом делени
SU1282157A1 (ru) Анализатор спектра по функци м Уолша
SU1104464A1 (ru) Устройство управлени
SU1437991A1 (ru) Переключающее устройство с сенсорным управлением
SU1274152A1 (ru) Синхронный делитель частоты на 18
SU1383486A1 (ru) Входное логическое устройство