SU1517129A1

SU1517129A1 - Синхронный делитель на 12

Info

Publication number: SU1517129A1
Application number: SU874335240A
Authority: SU
Inventors: Юрий Алексеевич Базалев; Владимир Иванович Мяснов
Original assignee: Предприятие П/Я А-1001
Priority date: 1987-11-27
Filing date: 1987-11-27
Publication date: 1989-10-23

Abstract

Изобретение относитс к импульсной технике и может быть использовано в измерительных устройствах. Цель изобретени - расширение функциональных возможностей - достигаетс путем обеспечени счета индикации с основанием двенадцать. Синхронный делитель содержит JK-триггеры 1-4, элементы И 5-18, элементы ИЛИ 19-25, тактовую шину 26, по которой поступают входные импульсы, шину 27 сброса, шину 28 логической единицы, выходную шину 28. Элементы 5-13 и 17-25 образуют дешифратор дл последовательного включени элементов семисегментного индикатора, JK-триггеры 1-4 с элементами 14-16 образуют делитель частоты на двенадцать. 1 табл., 1 ил.

Description

Ю

Изобретение относитс к импульсной технике и может быть иенользова- но в измерительных устройствах о

Целью изобретени вл етс расши- рение функциональных возможностей устройства путем обеспечени счета индикации с основанием двенадцать.

На чертеже представлена схема син xpoHiioi o делител на 12.

YcTpoi icTBo содержит первый 1 , второй 2, третий 3, четвертый 4 JK-триг геры, первый 5, второй 6, третий 7, четвертый 8, п тый 9, шестой 10, седмой II, восьмой 12, дев тый 13, дес тьш 1А, одиннадцатый 15, двенадцатьй 16, тринадцатый 17, четырнадцатьй 18 элементы И, первый 19, второй 20, третш 21, четвертый 22, п тый 23, шестой 24, седьмой 25 элементы ИЛИ, тактовую шину 26, но которой посту- п;.;ют входные (считаемые) импульсы, шину 27 сброса, шину 28 логической единицы, выходную шину 29, выходы a,b,c,d,e,f,q, а,, Ъ(, Выходы а,, Ь, а также не указанные на чертеже выходы с,, d,, е, f, , q, , служат дл подключени второго индикатора .

Элементы 5 - 13, 17 - 25 образуют дешифратор дл последовательного икл1 1чеии (можно через соответству- .ющий формирователь) элементов семи- сегмептного индикатора, JK-триггеры I - 4 с элементами 14 - 16 образуют делитель частоть; на 12. Триггеры ре- на изменени тактовых импульсов со значени ми на

Устройство работает следующим образом .

В исходном положении все JK-триггеры 1 - 4 сигналом Сброс, поступающим в виде импульса по шине 27, устанавливаютс в исходное состо ние при этом (),0, , , ив соответствии со схемой состо ни вхо доп будут следующими: , К, 1, j,,0; К,0, , к5 О, , К4.0.

Выходы дешифратора принимают состо ние , , , , , 1, , при этом на семисегментном индикаторе засвети.тс цифра 1.

Поскольку JK-триггер по входному тактовому импульсу при и не измен ет своего состо ни , при и переключаетс в противоположно состо ние, при и переключаетс в состо ние логической единицы.

5 0 5

о 5

0

5

а при и - в состо ние логического нул , то по первому тактовому импульсу ПС шине 26 первый триггер 1 переключитс в состо ние логической единицы, а триггеры 2 - 4 не измен т своего состо ни . При этом состо ни выходов триггеров 1-4 станут равны Q, l, Q2.0, , .Измен тс и состо ни J и к входов и будут равны J,l, , , , , , , , а на выходах дешифратора будут сигналы , , , , , , и на индикаторе засветитс цифра 2.

По второму тактовому импульсу состо ни выходов и входов станут рав- ны,: 0,0, , Q,I, , J,l, К, , , , , , , , , , , , , , и на семисегментном индикаторе засветитс цифра 3,

Анализиру и далее таким же образом работу устройства, получают все значени сигналов (логических функций ) на выходах делител и дешифратора при всех входных импульсах. Значени состо ний разр дов делител и соответств тощих им состо ний выходов . дешифратора сведены в таблицу.

Как видно из таблицы, второй индикатор используетс только дл формировани цифры 1, т„е„ при цифрах 10 - 12„ При формировании цифр 1 - 9 он не светитс .

Claims

Формула изобретени

Синхронный делитель на 12, содержащий четыре JK-триггера и первьй элемент И, выход которого соединен с J-входом четвертого триггера, тактовые входы всех JK-триггеров соединены тактовым входом устройства, К-вход первого триггера подключен к шине логической единицы, отличающийс тем, что, с целью расширени функциональных возможностей, путем обеспечени счета и индикации, в него введены тринадцать элементов ) И и семь элементов ИЛИ, выходы а,Ь, c,d,e,f,q - дл подключени семи- сегментного индикатора, J-вход первого триггера соединен с шиной логической единицы, входы сброса всех триггеров подключены к шине сброса устройства, инверсный выход третьего триггера подключен к первому входу

515

двенадцатого элемента И, выход которого соединен с Ь-выходом устройства, первые входы второго и третьего элементов И подключены к инверсному выходу второго триггера, а первые входы четвертого и п того элементов И - к пр мому выходу четвертого триггера , пр мой выход второго триггера соединен с первым входом Шестого элемента И, выход первого элемента ИЛИ соединен с е-выходом устройства, инверсный выход первого триггера соединен с первыми входами седьмого, восьмого , дев того элементов И и первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и первым входом второго элемента ИЛИ, выход которого соединен с а-выходом устройства и первым входом третьего элемента ИЛИ, выход которого соединен с d-выходом устройства, пр мой выход первого триггера подключен к J- и К-входам третьего триггера и первому входу дес того элемента И, выход которого соединен с К-входами второго и четвертого триггеров, первыми входами одиннадцатого и перйого и вторым входом п того элементов И, второй вход третьего элемента И соединен с J-вхо- дом второго триггера и выходом одиннадцатого элемента И, второй вход которого подключен к инвepcнo fy выходу четвертого триггера, второму входу второго элемента И и первому входу четвертого элемента ИЛИ, выход которого соединен с а Ь -выходами устройства дл подключени соответствующих элементов второго семисегментного индикатора , инверсный выход второго триггера соединен с вторым входом седьмого элемента И, выход которого

296

подключен к второму входу четвертог ,) элемента ИЛИ, пр мой выход второго триггера подключен к вторым входам первого и двенадцатого элементов И, инверсный выход третьего триггера подключен к третьему входу седьмого, третьему выходу второго и второму входу четвертого элементов И, лр мой выход третьего триггера подключен к вторым входам дев того и дес того элементов И, пр мой выход четвертого триггера соединен с выходом устройства и первым входом тринадцатого элемента И, выход которого соединен с вторым входом второго и первым входом п того элементов ИЛИ,

а второй вход - с выходом дев того элемента И, первым входом шестого

элемента-ИЛИ и вторым входом шестого элемента И, выход которого соединен с вторыми входами третьего и п того элементов ИЛИ, выход второго элемента И соединен с вторыми входами шестого элемента ИЛИ, восьмого элемента И и первым входом четырнадцатого элемента И, второй вход которого соединен с пр мым выходом первого триггера и третьим входом четвертого элемента И, а выход - с первым входом седьмого элемента ИЛИ, выход которого соединен с с-выходом устройства, вы- ход восьмого элемента И соединен с третьими входами второго и п того элементов .ИЛ1-, выход п того элемента И соединен с вторым входом седьмого и третьим входом шестотю эпемеитов ИЛИ, выход шестого элемента ИЛИ соединен с f-выходом устройства, выход четвертого элемента И подключен к четвертому входу п того элемента Р1ЛИ, выход которого соединен с q-Bbi-- ходом устройства„