SU1554141A1 - Реверсивна счетна декада - Google Patents
Реверсивна счетна декада Download PDFInfo
- Publication number
- SU1554141A1 SU1554141A1 SU884458726A SU4458726A SU1554141A1 SU 1554141 A1 SU1554141 A1 SU 1554141A1 SU 884458726 A SU884458726 A SU 884458726A SU 4458726 A SU4458726 A SU 4458726A SU 1554141 A1 SU1554141 A1 SU 1554141A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- elements
- inputs
- input
- output
- trigger
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Изобретение относитс к импульсной технике и может использоватьс в измерительных и вычислительных устройствах. Целью изобретени вл етс повышение быстродействи и надежности. Устройство содержит четыре JK-триггера 1 - 4, элементы И-ИЛИ 5 - 16, элемент ИЛИ 17 и элемент И 18. Введение в устройство новых св зей позволило уменьшить задержки по цеп м управлени при одновременном сокращении количества элементов. 1 ил.
Description
У1
сд
. Изобретение относитс к импульсной технике и может быть использовано в измерительных и вычислительных устройствах .
Цель изобретени - повышение быстродействи и надежности путем упрощени устройства.
На чертеже представлена схема предлагаемой реверсивной счетной декады. Декада содержит первый 1, второй 2, третий 3, четвертый 4 JK-триггеры, первый 5, второй 6, третий 7, четвертый 8, п тый 9, шестой 10, седьмой 11, восьмой 12, дев тый 13, дес тый 14, одиннадцатый 15, двенадцатый 16 элементы И-ИЛИ, элемент ИЛИ 17, элемент И 18, выходную шину 199 тактовую шину 20Р по которой поступают входные импульсы, шину 21 сброса, возвращаю- щую декаду в исходное состо ние при поступлении по ней импульса, шину 22 логической 1, шину 23 вычитани и шину 24 сложени с помощью которых управл ют режимом работы декады.
Декада имеет выходы а, Ъ, с, d, es fe q дл подключени соответствующих элементов семисегментного индикатора. Пр мой выход первого триггера 1 соединен с первыми входами первых элементов И первого, второго, третьего, четвертого j, п того и шестого элементов И-ИЛИ 5-105 вторым входом второго элемента И п того элемента И-ИЛИ 9 и первым входом элемента ИЛИ 17} выход которого подключен к выходу а устройства . gИнверсный выход первого триггера 1 соединен с первыми входами вторых элементов И первого второго, третьего , четвертого и шестого элементов И-ИЛИ 5-10 и первым входом элемента И 18, выход которого подключен к выходу с устройства. Пр мой выход второго триггера 2 соединен с вторыми , входами первых элементов И первого 5, третьего 7, четвертого 8 и п того 9 элементов И-ИЛИ, вторым входом второго элемента И второго элемента И-ИЛИ 6, первыми входами первых элементов И седьмого и восьмого элементов И-ИЛИ 11, 12. Инверсный выход второго триггера 2 соединен с вторым входом первого элемента И второго элемента И-ИЛИ 6, вторыми входами второго элемента И третьего и шестого элементов И-ИЛИ 7, 10 первым входом первого элемента И дев того элемента И-ИЛИ 13, Пр мой выход трет тьего триггера 3 соединен с вторым
0
5
5
0
5
0
5
входом первого элемента И п того элемента И-ИЛИ 9, первым входом третьего элемента И п того элемента И-ИПИ 9, первым входом второго элемента И дев того элемента И-ИЛИ 13, первыми входами первых элементов И дес того, одиннадцатого и двенадцатого элементов И-ИЛИ 14-16, Инверсный выход третьего триггера 3 соединен с третьим входом первого элемента И первого элемента И-ИЛИ 5, вторыми входами вуорых элементов И первого и четвертого элементов И-ИЛИ 5 и 8, третьим входом второго элемента И второго элемента И-ИЛИ 6, первым входом второго элемента И дес того и двенадцатого элементов И-ИЛИ 14 и 16, вторым входом первого элемента И шестого элемента И-ИЛИ 1 О. Пр мой выход четвертого триггера 4 соединен с третьим входом второго ; элемента И первого и четвертого элементов И-ИЛИ 5, 8, вторым входом третьего элемента И п того элемента И-ИЛИ 9, третьим входом первого элемента И шестого элемента И-ИЛИ 10, первыми входами вторых элементов И седьмого и восьмого элементов И-ИЛИ П9 12, Инверсный выход четвертого триггера 4 соединен с третьим входом первого элемента И второго элемента И-ИЛИ 6, третьими входами вторых элементов И третьего и шестого элементов И-ИЛИ 7, 10, первым входом второго элемента И одиннадцатого элемента И-ИЛИ 15. Шина сложени подключена к вторым входам первых элементов И седьмого и двенадцатого элементов И-ИЛИ 11, 16, вторым входам вторых элементов И восьмого, дев того, дес того и одиннадцатого элементов И-ИПИ 12-15 четвертому входу первого элемента И шестого элемента И-ИЛИ 10. Шина вычитани подключена к второму входу первого элемента И восьмого, дев того, дес того и одиннадцатого элементов И-ИЛИ 12-15,вторым входам второго элемента И седьмого и двенадцатого элементов И-ИЛИ 11, 16, четвертому входу второго элемента И шестого элемента И-ИЛИ 10. Выходы седьмого, дев того и одиннадцатого элементов И-ИЛИ 11, 13, 15 подключены к J-BXO- дам соответственно третьего, четвертого и второго триггеров 3, 4, 2,а выходы восьмого 12, дес того 14 и двенадцатого 16 - к К-входам тех же триггеров. Выход шестого элемента
И-ИЛИ 10 соединен с выходом устройств ва, а выходы первого, второго и третьего элементов И-ИЛИ 5-7 подключены
соответственно к
„ U
Ь, и q
ходам устройства. Выход четвертого элемента И-ИЛИ 8 соединен с выходом d устройства и вторым входом элемента ИЛИ 17, а выход п того элемента И-ИЛИ 9 - с выходом f устройства и вторым входом элемента И 18.
Реверсивна счетна декада работает следующим образом,
В исходном положении все JK-триг- геры сигналом Сброс, поступающим в виде импульса по шине 21 сброса, устанавливаютс в исходное (нулевое) состо ние о Работу декады рассмотрим сначала, когда управл ющий сигнал подан на шину 24 сложени , а затемь ког да управл ющий сигнал подан на шину 23 вычитани о
В соответствии со схемой соединени элементов логические уравнени дл J и К входов и всех выходов устройства следующие:
Jt l; VQ,B; J3 QjCvQ4B;
J+ Q3CVQ4B; K,; VQ3B; K3 Q4CVQ1B; K1 Q3CVQ3B; UetlK E V3 Q7Q3QaC a(l,4) QtQaQ3VQ1Q3Q4; b-CS. c(2)Q1f; d(ls4,7)Q,Q2vQ( e(I83,415I7,9)Q,vd; f(l,2,3,7) Q1Q7VQ3Q4VQ1QJ.
После сброса на выходах триггеров получаем следующие сигналы Q - Q/pO; а на J и К входах в соответствии с логическими уравнени ми получаем ; ; , K,-I; ; и UBtw 0. По логическим уравнени м, дл выходов дешифратора определ ем . и, следовательно , на семисегментном индика- торе светитс цифра О. Поскольку JK-триггер по входному тактовому импульсу при и не измен ет своего состо ни , при и переключаетс в противоположное состо ние, при и переключаетс в состо ние логической 1, а лри и - в состо ние логического О, то по первому тактовому импульсу на шине 20 триггеры 1 и 2 переключают- с в состо ние логической 1, а триггеры 3 и 4 остаютс в исходном состо нии При этом состо нии выходов и
4141
20
25
JU ; 35
40 45 55 50
входов J и К станов тс равными: J3 l; J,0; K, l; K,-0;, а выходы дешифратора переход т в состо ни , и на индикаторе светитс цифра 1, a UBMXравно 0.
По второму тактовому импульсу состо ни выходов и входов станов тс равными Q,0; ; 0. , ; и|ь, и на индикаторе высвечиваетс цифра 2,
Анализиру и далее таким же образом работу предлагаемой декады получаем все значени сигналов на выходах счетчика и дешифратора, которые приведены в таблс1.
Теперь рассмотрим работу реверсивной счетной декады в режиме вычитани , когда подан управл ющий сигнал на шину 23, т.е. на шине 23 сигнал равен 1, а на шине 24 равен 00
В исходном состо нии Q,b; J,l; J,0; ; UDbU l, .на индикаторе светитс О. При поступлении первого импульса триггеры 1,н 4 5тереход т в состо ние логической 1, а триггеры 2. и 5 остаютс в ис-т ходном состо нии и тогда сигналы на входах и выходах равны: Q,I;
Jrl K,j, l;
UBt(J(0. Следовательно на индикаторе светитс цифра 9, а на выходе декады по вл етс перепад напр жени с ; на Ор т0е0 по вл етс импульс заема и показание следующей декады уменьшаетс на единицу
По второму входному импульсу cor сто ни входов и выходов станов тс равными Q,0; : ; J, ; ; К7-0; К3 0; Krl ; Ujkrjf 0, а на индикатора светитс цифра 8.
Проанализировав и далее таким же образом работу счетной декады получаем все значени сигналов на выходах счетчика и дешифратора, которые приведены в табл«.20
Claims (1)
- Формула изобр е т е н иРеверсивна счетна декада, содержаща шины сложени и вычитани , вы7155414ходы а, Ь, с, d, e, f, q дл подключени соответствующих элементов семи- сегментного индикатора и четыре JK- триггера, счетные и R-входы которых соединены соответственно с тактовой 5 шиной и шиной сброса устройства, J- и К-входы первого триггера соединены с шиной логической единицы, о т л ичающа с тем, что, с целью повышени быстродействи и надежности путем упрощени декады,--введены двенадцать элементов И-ИЛИ, один элемент И и один элемент ИЛИ, пр мой выход первого триггера соединен с первыми входами первых элементов И первого - шестого элементов И-ИЛИ, с вторым входом второго элемента И п того элемента И-ИЛИ и первым входом элемента ИЛИ, выход которого подключен к выходу е декады, инверсный выход первого триггера соединен с первыми входами вторых элементов И первого , второго, третьего, четвертогои шестого элементов И-ИЛИ с первым входом элемента И, выход которого подключен к выходу с декады, пр мой выход второго триггера соединен с вторыми входами первых элементов И первого, третьего, четвертого и п того элементов И-ИЛИ, с вторым входом второго элемента И второго элемента И-ИЛИ, первыми входами первых элементов И седьмого и восьмого элемент тов И-ИЛИ, инверсный выход второго триггера соединен с вторым входом первого элемента И второго элемента И-ИЛИ, с вторыми входами вторых элементов И третьего и шестого элементов И-ИЛИ, первым входом первого эле мента И дев того элемента И-ИЛИ, пр мой выход третьего триггера соединен с первыми входами второго и третьего элементов И п того элемента И-ИЛИ, первым входом второго элемента И дев того элемента И-ИЛИ, первыми входами первых элементов И дес того, одиннадцатого и двенадцатого элементов И-ИЛИ, инверсный выход третьего триггера соединен с третьим входом Ј первого элемента И первого элемента И-ИЛИ, вторыми входами вторых элементов И первого и четвертого элементов805055« .Q50И-ИЛИ, третьим входом второго элемента И второго элемента И-ИЛИ, первыми входами вторых элементов И дес того и двенадцатого элементов И-ИЛИ, вторым входом первого элемента И шестого элемента И-ИЛИ, пр мой выход четвертого триггера соединен с третьими входами, вторых элементов И первого и четвертого элементов И-ИЛИ, третьим входом первого элемента И шестого элемента И-ИЛИ, первыми входами вторых элементов И седьмого и восьмого элементов И-ИЛИ, инверсный выход четвертого триггера соединен с третьим входом первого элемента И второго элемента И-ИЛИ, третьими входами второго элемента И третьего и шестого элементов И-ИЛИ, вторым входом третьего элемента И п того элемента И-ИЛИ первым входом второго элемента И одиннадцатого элемента И-ИЛИ, шина сложени подключена к вторым входам первых элементов И седьмого и двенадцатого элементов И-ИЛИ, вторым входам вторых элементов И восьмого, дев того, дес того и одиннадцатого элементов И-ИЛИ, четвертому входу первого элемента И шестого элемента И-ИЛИ, а шина вычитани подключена к вторым входам первых элементов И восьмого, дев того , дес того и одиннадцатого элементов И-ИЛИ, вторым входам вторых .элементов И седьмого и двенадцатого элементов И-ИЛИ, четвертому входу второго элемента И шестого элемента И-ИЛИ, выходы седьмого, дев того и одиннадцатого элементов И-ИЛИ подключены соответственно к J-входам третьего , четвертого и второго триггеров, а выходы восьмого, дес того и двенадцатого - к К-входам соответственно третьего, четвертого и второго триггеров , выход шестого элемента И-ИЛИ соединен с выходом декады s выходы первого, второго и третьего элементов И-ИЛИ подключены соот ветственно к выходам a , b и q декады , выход четвертого элемента И-ИЛИ соединен с выходом d декады и вторым входом элемента ИЛИ, а выход п того элемента И-ИЛИ с выходом f декады и вторым вхрдом элемента И0Таблица 1j3 K3HK j KIalb °TdIe if чТц
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884458726A SU1554141A1 (ru) | 1988-07-11 | 1988-07-11 | Реверсивна счетна декада |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884458726A SU1554141A1 (ru) | 1988-07-11 | 1988-07-11 | Реверсивна счетна декада |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1554141A1 true SU1554141A1 (ru) | 1990-03-30 |
Family
ID=21388969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884458726A SU1554141A1 (ru) | 1988-07-11 | 1988-07-11 | Реверсивна счетна декада |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1554141A1 (ru) |
-
1988
- 1988-07-11 SU SU884458726A patent/SU1554141A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 577681, кл. Н 03 К 23/00, 1978, Тычино К.К., Тычино Н.К. Многофункциональные цифровые измерительные приборы М.: Радио и св зь,,1981, с.31, рис. 18. :(54) РЕВЕРСИВНАЯ СЧЕТНАЯ ДЕКАДА * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1554141A1 (ru) | Реверсивна счетна декада | |
SU1383494A1 (ru) | Декадный счетчик дл семисегментных индикаторов | |
SU1285592A1 (ru) | Декадный счетчик дл семисегментных индикаторов | |
SU1368985A1 (ru) | Декадный счетчик дл семисегментных индикаторов | |
SU855531A1 (ru) | Цифровой фазовращатель | |
SU1022311A1 (ru) | Пересчетна декада | |
SU507944A1 (ru) | Реверсивный счетчик импульсов | |
SU1170364A1 (ru) | Устройство дл измерени амплитуды синусоидального напр жени низкой частоты | |
SU1319276A1 (ru) | Декадный счетчик дл семисегментных индикаторов | |
SU1109909A1 (ru) | Устройство контрол | |
SU606210A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU661820A1 (ru) | Декадный счетчик | |
SU1647891A1 (ru) | Последовательный счетчик | |
SU677084A1 (ru) | Устройство дл задержки импульсов | |
SU974564A2 (ru) | Устройство задержки импульсов | |
SU656219A1 (ru) | Реверсивный двоично-дес тичный счетчик | |
SU1275314A2 (ru) | Цифровой частотомер | |
SU717756A1 (ru) | Устройство дл определени экстремального числа | |
SU1580550A1 (ru) | Счетчик импульсов дл семисегментных индикаторов | |
SU1188733A1 (ru) | Врем импульсный сумматор | |
SU447848A1 (ru) | Реверсивный дес тичный счетчик | |
SU1555851A1 (ru) | Сенсорна клавиатура | |
SU1525708A1 (ru) | Устройство дл моделировани резистора | |
RU1803974C (ru) | Счетчик импульсов в Р-кодах Фибоначчи | |
SU638948A1 (ru) | Устройство дл ввода информации |