SU1441396A1

SU1441396A1 - Табличный сумматор вычетов

Info

Publication number: SU1441396A1
Application number: SU874270673A
Authority: SU
Inventors: Александр Иванович Долгов; Виталий Алексеевич Афанасьев
Priority date: 1987-05-12
Filing date: 1987-05-12
Publication date: 1988-11-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении арифмети- ческо-логических устройств ЭВМ. Целью изобретени вл етс расширение функциональных возможностей за счет коррекции одиночных ошибок. Поставленна цель достигаетс тем, что табличный сумматор вычетов, содержащий группы элементов И 2, 3, 18, 19,21, 22, матрицу 5 элементов И и блок 10 контрол , включает элементы ИЛИ 7-9 и группы элементов НЕ 4, 20,23 с соответствующими св з ми. 1 ил., 1 з.п.ф.

Description

JS) Лп-1 Лч. 13Si . . Sn

1,и (Л

.С

/V W/ ( 1-1

Изобретение относитс к вычислительной технике и может быть использовано при построении вычислительньпс машин, использующих операции над вычетами.

Целью изобретени вл етс расширение функционых возможностей за счет коррекции одиночных ошибок.

На чертеже представлена схема табличного сумматора вычетов.

Табличный сумматор вычетов содержит группу входов 1,1 - 1.П первого слагаемого сумматора, первую группу элементов И2.1 - 2.п, вторую группу элементов И 3.1 - 3,п, первую группу элементов НЕ 4.1 - 4.п, матрицу 5 элементов И 5.1.1 - 5.п.п., группу входов 6.1 - 6.П второго слагаемого сумматора, с первого по третий элементы ИЛИ 7-9, блок 10 контрол , выходы 11-13 с первого по третий блока 10 контрол , содержащего неполный дешифратор 14, элемент ИЛИ 15 и элемент И 16, группу входов 17.1 - 17.П суммы сумматора, третью группу элементов И 18.1 - 18,п, четвертую группу элементов И 19.1 - 19.п, вторую группу элементов НЕ 20,1 - 20.п

етс , например, подбором слагаемых в состо ние, при котором вырабатываетс лишь один из его выходных сигналов на выходе 11. С помощью этого сигнала осуществл етс непосредственное подключение всех входов и выходов сумматора к соответствующим группам входов матрицы 5, при этом табличный сумматор устанавливаетс в первый режим. Получаемые на выходах сумматора сигналы, характеризующие результат сложени , поступают на вход блока 10 контрол , которьй осуществл ет проверку правильности выполнени операции сложени Если возбужденным оказываетс лишь один выход сумматора (признак правильности выполнени операции), то табличный сумматор вычетов оказываетс в устойчивом состо нии и на этом сложение заканчиваетс . Если же возбужденным окажетс более, чем.один выход сумматора (признак неисправности за- креплени 1), .либо не возбуждаетс ни один из выходов (признак неисправности типа Закрепление О), то это приводит к исчезновению сигнала на выходе 11 блока 10 контрол и к

п тую группу элементов И 21.1 - 21,п, зо по влению сигнала на вьпсоде 12

шестую группу элементов И 22.1 - 22,п, третью группу элементов НЕ 23.1 - 23.п (п - разр дность унитарного кода).

Матрица 5 элементов И выполн ет суммирование по заданному модулю.

Неполный дешифратор 14 предназначен дл анализа результата операции и формировани с помощью элементов ИЛИ 15 и И 16 управл ющих сигналов на выходах 11-13, которые означают следующее: код результата операции содержит следующее количество единиц

(признак неисправности Закрепле 1), т.е. табличный сумматор выч переводитс во второй режим. При этом аналогично предыдущему табл ный сумматор при возбуждении лиш одного выхода (признак правильн выполнени операции) окгикетс в устойчивом состо нии и на этом ние заканчиваетс , а в ином случ это приводит к исчезновению сигн на выходе 12 блока 10 контрол и влению сигнала на выходе 13 (пр знак/неисправности типа Закрепл ние О), т.е. табличный сумматор ггереводитс в третий ре снм.

40

1

(11) (12) (13)

(признак неисправности Закрепление 1), т.е. табличный сумматор вычетов переводитс во второй режим. При этом аналогично предыдущему табличный сумматор при возбуждении лишь одного выхода (признак правильности выполнени операции) окгикетс в устойчивом состо нии и на этом сложение заканчиваетс , а в ином случае это приводит к исчезновению сигнала на выходе 12 блока 10 контрол и по влению сигнала на выходе 13 (при- знак/неисправности типа Закрепление О), т.е. табличный сумматор ггереводитс в третий ре снм.

Специфическое СВОЙСТЕЮ табличного сумматора про вл етс в том, что

45

дл любой одиночной неисправности О , (13)(как типа Закрепление О, так и

типа Закрепление 1) в любой точке, Младший выход дешифратора 14 соот-50 если не второй, то третий режим

оказываетс устойчивым, что соответствует подбору в соответствующей точвествует нулевому значению входной информации,,остальные п выходов - значени м 2 (i 0-n-1) входной информации.-1

55

ке такого значени сигнала, на котором неисправность не про вл етс .

Сумматор работает следующим образом .

Перед выполнением операции суммировани блок 10 контрол устанавливапо влению сигнала на вьпсоде 12

Claims

1. Табличный сумматор вычетов, содержащий шесть групп элементов И,

матрицу 3JieMt fiTon И и Плок контрол , причем входы первого слагаемого группы сумматора соединены с первыми входами соответствующих элементов И первой группы, выходы которых объединены с выходами соответствунмцих элементов И второй группы и соединены с соответствующими входами первой группы матрицы элементов И, входы второго слагаемого группы сумматора соединены с первыми входами соответствующих элемен1-ов И третьей группы, выходы которых объединены с выходами соответ :твующих элементов И четвертой группы и соединены с соответствующими входами второй группы матрицы элементов И, вькоды группы которой соединены с первыми входами соответствующих элементов И п той группы, выходы которых объединены с вьгходами соответствующих элементов И шестой группы, соединены с соответствующими входами группы , блока контрол и вл ютс группой выходов суммы сумматора, первый выхо блока контрол соединен с вторыми входами элементов И п той группы, второй выход блока контрол соединен с первыми входами элементов И второй группы, отличающийс тем что, с целью расширени функциональных возможностей за счет коррекции одиночных ошибок,, он содержит три группы элементов НЕ и три элемента ИЛИ, причем первьш выход блока контрол соединен с первыми входами первого и второго элементов ИЛИ, второй выход блока контрол соединен с вторым входом второго элемента ИЛИ и с первым входом третьего

0

элемента ИЛИ, второй вход которого соединен с вторым входом первого элемента ИЛИ, с первыми входами элементов И четвертой группы и с третьим выходом блока контрол , входы первого слагаемого группы сум- матора через соответствующие эле- MeHTbf НЕ первой группы соединены с вторыми входами соответствующих элементов И второй группы, входы второго слагаемого группы сумматора через соответствующие элементы НЕ второй группы соединены с вторыми входа5 . ми соответствующих, элементов И четвертой группы, выходы группы матрицы элементов И соединены через соответ- ствукмцие элементы НЕ третье й группы с первыми входами соответствук цих элементов И шестой группы, выходы первого, второго и-третьего элементов ИЛИ соединены с вторыми входами элементов И соответственно первой, второй и третьей групп.,

2. Сумматор по п. 1, отличающийс тем, что блок конт рол содержит неполный дешифратор, элемент ИЛИ и элемент И, причем входы группы блока контрол соединв

Q ны с соответствующими входами разр дов неполного дешифратора, -выходы, кроме младщего, которого соединены соответственно с входами элемента ИЛИ, вьйсод которого вл етс первым выходом блока контрол и соединен с первым инверсным входом элемента И, выход которого вл етс вторым вы ходом блока контрол , третий выход которого соединен с вторым инверсным входом элемента И и с младшим выхо5

5

0

дом неполного дешифратора.