SU1383513A1 - Преобразователь двоичного кода в числоимпульсный код - Google Patents
Преобразователь двоичного кода в числоимпульсный код Download PDFInfo
- Publication number
- SU1383513A1 SU1383513A1 SU864053944A SU4053944A SU1383513A1 SU 1383513 A1 SU1383513 A1 SU 1383513A1 SU 864053944 A SU864053944 A SU 864053944A SU 4053944 A SU4053944 A SU 4053944A SU 1383513 A1 SU1383513 A1 SU 1383513A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- converter
- pulse
- trigger
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении Cffpoc преобразователей кодов в системах передачи данных, например номеров абонентов в автоматических телеграфных и телефонных станци х. Целью изобретени вл етс повьппение помехоустойчивости и упрощение преобразовател . Поставленна цель достигаетс тем,что в преобразователь двоичного кода в число-импульсный код,содержащий генератор импульсов 6, делитель частоты 7, счетчик импульсов 1 и триггер 5, дополнительно введены дешифратор нул 2 и элементы И-НЕ 3 и 4. 1 ил.
Description
СО
сх
00 ел
OQ
Изобретение относитс к автоматике и цифровой вычислительной технике и может быть использовано лри построении преобразователей кодов в сие- темах передачи данных, например номеров абонентов в автоматических телеграфных и телефонных станци х. Целью изобретени вл етс повышение помехоустойчивости и упроще - ние преобразовател .
На чертеже представлена функциональна схема предлагаемого преобразовател .
Преобразователь содержит счетчик 1, дешифратор 2 нуЛ , элементы И-НЕ 3 и 4, триггер 5, генератор 6 импульсов , делитель 7 частоты, информационные входы 8, вход записи 9, управл ющий и информационный выходы 10 и 11 вход 12 логического нул ,
Предлагаемый преобразователь работает следующим образом.
Первоначальна установка осущестIвл етс сигналом Сброс, который
;устанавливает триггер 5 и счетчик 1 в исходное состо ние. Одновременно в исходное состо ние приходит и делитель 7 частоты под действием нулевого сигнала, снимаемого с пр мо- го выхода триггера 5. При этом с выхода 10 устройства снимаетс единичiный сигнал, а с выхода 11 - нулевой
I сигнал.
I В дальнейшем триггер 5 устанав- ливаетс в исходное состо ние при
I изменении сигнала на его С-входе
; (инверсный динамический вход) от
Ч
О , когда счетчик 1 приходит
в исходное состо ние и с его выхо- дов снимаютс нулевые сигналы.
С началом передачи на информационные входы счетчика 1 поступает двоичньй код знака, который необходимо передать, а также отрицательный импульс - на С-вход записи счетчика 1 и установочный S-вход триггера 5, задержанный относительно фронтов информационных сигналов на врем , определ емое быстродействием счетчика 1.
Импульс записи на входе 9 преобразовател вл етс сигналом о необходимости начать передачу. Под действием гэтого импульса на выходах счетчика 1 устанавливаетс определен ный код, соответствующий входному коду, а триггер 5 перебрасываетс в противоположное состо ние и снимает сигнал установки в исходное состо ние с делител 7. Тактовые импульсы поступают на вход делител 7 частоты который формирует импульсы понижет - ной частоты, поступающие на выход 11 преобразовател и на вычитающий вход счетчика 1.
Когда количество импульсов, переданное на выход 11, достигает величины , соответствующей двоичному коду записанному в счетчик 1, на всех выходах счетчика 1 по вл ютс нули, а на выходе дещифратора 2 нул сигнал, который производит сброс по С-входу триггера 5 в исходное состо ние, так как на его D-входе присутствует логический нуль. При этом нулевой сигнал, снимаемый с пр мого выхода триггера 5, дает запрет делителю 7 выдавать импульсы на выход 11 преобразовател ,а элемент И-НЕ 4 получает сигнал разрешени с инверсного выхода триггера 5 на прохождение тактовой частоты на симмирующий вход счетчика 1 дл отсчета межсерийного времени.
После отсчета межсерийного времени на входах элемента И-НЕ 3 по вл ютс единичные сигналы, снимаемые с выходов счетчика 1 и соответствующие двоичному коду отсчета межсерийного времени, а также сигнал разрешени ,поступающий с инверсного выхода триггера 5. При этом на выходе элемента И-НЕ 3 по вл етс нулевой сигнал, который вл етс запрещающим дл прохождени тактовой частоты через элемент И-НЕ 4 на суммирующий вход счетчика 1.
Одновременно нулевой сигнал,снимаемый с выхода элемента И-НЕ 3, поступает на выход 10 устройства и вл етс разрешающим дл выдачи дво- ичного кода следующего знака номера абонента.
После этого на информационные входы счетчика 1 поступает двоичный код следующего знака, который необходимо передать, и импульс на вход записи счетчика 1 и установочный вход триггера 5.
В дальнейшем работа усгройства протекает аналогично описанному.
Claims (1)
- Формула изобретениПреобразователь двоичного кода в число-импульсный код, содержащий генератор импульсов, делитель частоты , счетчик импульсов, триггер,пр мой выход которого соединен с входом сброса делител частоты, тактовый вход которого соединен с BEJXO- дом генератора импульсов,а выход делител частоты соединен с вычитающим входом счетчика импульсов и вл етс информационным выходом преобразовател , вход записи которого соединен с установочным входом триггера , вход сброса которого соединен с входом сброса преобразовател и входом сброса счётчика, о т л и ч а ю щ и и с тем,что, с целью повы- шени помехоустойчивости и упрощени преобразовател , он содержит дешифратор нул , первый и второй элементы И-HEj а счетчик импульсов выполнен реверсивным,причем перва группа выходов счетчика импульсовсоединена с входами дешифратора нул , выход которого соединен с запрещающим входом делител частоты и с С-входом триггера, инверсный выход которого соединен с первыми входами первого и второго элементов И-НЕ, выходы которых соединены соответственно , с вторым входом второго элемента И-НЕ и входом сложени счетчика импульсов, втора группа выходов которого соединена с группой входов первого элемента И-НЕ, выход которого вл етс управл ющим выходом преобразовател , информационные входы которого соединены с информационными входами счетчика импульсов, выход генератора импульсов соединен с третим входом второго элемента И-НЕ, вход логического нул преобразовател соединен с D-входом триггера.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864053944A SU1383513A1 (ru) | 1986-04-09 | 1986-04-09 | Преобразователь двоичного кода в числоимпульсный код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864053944A SU1383513A1 (ru) | 1986-04-09 | 1986-04-09 | Преобразователь двоичного кода в числоимпульсный код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1383513A1 true SU1383513A1 (ru) | 1988-03-23 |
Family
ID=21232706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864053944A SU1383513A1 (ru) | 1986-04-09 | 1986-04-09 | Преобразователь двоичного кода в числоимпульсный код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1383513A1 (ru) |
-
1986
- 1986-04-09 SU SU864053944A patent/SU1383513A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 684767, кл. Н 04 М 1/26, 1975. Авторское свидетельство СССР № 1133684, кл. Н 04 М 1/26, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1383513A1 (ru) | Преобразователь двоичного кода в числоимпульсный код | |
SU1149427A1 (ru) | Устройство дл передачи дискретной информации | |
SU1709548A1 (ru) | Устройство дл передачи дискретной информации | |
SU1713104A1 (ru) | Преобразователь двоичного кода в число-импульсный код | |
SU1242968A1 (ru) | Буферное запоминающее устройство | |
SU1173533A1 (ru) | Устройство подавлени помех в цифровом сигнале | |
SU1345193A1 (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
SU1478367A1 (ru) | Устройство дл формировани стартстопных кодовых комбинаций | |
SU1458967A1 (ru) | Устройство фазоимпульсной модул ции | |
SU1684794A1 (ru) | Устройство дл ввода информации из канала св зи | |
SU1367163A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код | |
SU1061282A2 (ru) | Стартстопный передатчик | |
SU411628A1 (ru) | ||
SU1363479A1 (ru) | Устройство дл формировани международного телеграфного кода N2 | |
SU760050A1 (ru) | Устройство для синхронизации электрических сигналов i | |
SU1580581A1 (ru) | Система передачи двоичной информации | |
SU1417193A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1177926A1 (ru) | Устройство коммутации | |
SU1762307A1 (ru) | Устройство дл передачи информации | |
SU1352443A1 (ru) | Устройство дл передачи информации | |
SU1363227A2 (ru) | Устройство дл сопр жени источников и приемников с магистралью | |
SU1734220A1 (ru) | Устройство дл разделени направлений передачи и приема | |
SU1677856A1 (ru) | Селектор импульсов по длительности | |
SU1049897A1 (ru) | Преобразователь двоичного кода в унитарный код | |
SU1191925A1 (ru) | Цифровой интегратор |