SU1061282A2 - Стартстопный передатчик - Google Patents
Стартстопный передатчик Download PDFInfo
- Publication number
- SU1061282A2 SU1061282A2 SU823467534A SU3467534A SU1061282A2 SU 1061282 A2 SU1061282 A2 SU 1061282A2 SU 823467534 A SU823467534 A SU 823467534A SU 3467534 A SU3467534 A SU 3467534A SU 1061282 A2 SU1061282 A2 SU 1061282A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- flop
- flip
- shift register
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
СТАРТ-СТОПНЫЙ ПЕРЕДАТЧИК по авт. св. № 582584, отличающийс тем, что, с целью обеспечени передачи старт-стопных комбинаций с переменной длительностью цикла, введены третий элемент ИЛИ, D-триггер, два элементаИ и последовательно соединенные элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и RS-триггер, выход которого подключен к первому входу первого элемента И, второй вход и выход которого соединены соответственно с выходом третьего элемента ИЛИ, ко входам которого подключены выходы регистра сдвига, .и с первым входом D-триггера, второй вход которого соединен с выходом генератора тактовых импульсов, при этом соответствующий выход регистра сдвига через второй элемент И подключен к соответствующему входу первого элемента ИЛИ и ко второму входу второго элемента ИЛИ, первый вход и выход которого соединены соответственно со вторым входом RS-триггера и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого вл етс информационны.м входом, а выходы D-триггера подключены соответственно ко второму входу второго элемента И и к дополнительному входу наборного блока.
Description
Изобретение относитс к электросв зи и может использоватьс в системах передачи дискретной информации, с информационной обратной св зью.
По основному авт. св. № 582584 известен старт-стопный передатчик, содержащий генератор тактовых импульсов, наборный блок, регистр сдвига, первый и второй элементы ИЛИ, при этом входы первого элемента ИЛИ соединены с выходами регистра сдвига, к синхронизирующему входу которого подключен выход генератора тактовых импульсов, вход которого соединен с выходом первого элемента ИЛИ, входом наборного блока и первым входом второго элемента ИЛИ 1.
Однако известный старт-ст.опный передатчик не обеспечивает передачи стартстопных комбинаций с переменной длительностью цикла.
Цель изобретени - обеспечение передачи старт-стопных комбинаций с переменной длительностью цикла.
Поставленна цель достигаетс тем,что в старт-стопный передатчик, содержащий генератор тактовых импульсов, наборный блок, регистр сдвига, первый и второй элементы ИЛИ, при этом входы первого элемента ИЛИ соединены с выходами регистра сдвига, к синхронизирующему входу которого подключен выход генератора тактовых импульсов, вход которого соединен с выходом первого элемента ИЛИ, входом наборного блока и первым входом второго элемента ИЛИ, введен третий элемент ИЛИ, D-триггер, два элемента И и последовательно соединенные элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и RS-триггер, выход которого подключен к первому входу первого элемента И, второй вход и выход которого соединены соответственно с выходом третьего элемента ИЛИ, ко входам которого подключены выходы регистра сдвига, и с первым входом D-триггера , второй вход которого соединен с выходом генератора тактовых импульсов, при этом соответствующий выход регистра сдвига через второй элемент И подключен к соответствующему входу первого элемента ИЛИ и ко второму входу второго элемента ИЛИ, первый вход и выход которого соединены соответственно со вторым входом RS-триггера и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого вл етс информационным входом, а выходы D-триггера подключены соответственно ко второму входу второго элемента И и к дополнительному входу наборного блока.
На чертеже представлена структурна схема предлагаемого передатчика.
Старт-стопный передатчик содержит генератор 1 тактовых импульсов, наборный
блок 2, регистр 3 сдвига, первый и второй элементы ИЛИ 4 и 5 соответственно, D-триггер 6, первый и второй элементы И 7 и 8 соответственно, третий элемент ИЛИ 9, RS-триггер 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11.
Старт-стопный передатчик работает следующим образом.
С наборного блока 2 на параллельные входы регистра 3 сдвига подаютс кодовые комбинации и стробирующий импульс, который дает разрещение на запись поступающей параллельной комбинации. В два старщих разр да регистра 3 сдвига записываютс единицы, а в младший разр д - нуль. Как только информаци записываетс в регистр 3 сдвига, на выходе первого элемента ИЛИ 4 по вл етс высокий потенциал , который включает генератор 1 тактовых импульсов и выдает сигнал «Запрет на наборный блок 2. С выхода младщего регистра сдвига разр да снимаетс стартова посылка и через второй элемент И 8 и второй элемент ИЛИ 5 поступает в канал св зи. На выходе RS-триггера 10 - логический ноль. На второй вход D-триггера 6 поступают импульсы с выхода генератора 1 тактовых импульсов, которые записывают в его пам ть сигнал, поступающий с выхода первого элемента И 7. Во врем передачи старт-стопной комбинации на первый вход D-триггера 6 поступает единица и с выхода Р-триггера 6 на вход второго элемента И 8 разрешаетс прохождение посылок .
Так как на наборный блок 2 поступает сигнал «Запрет, то на управл ющем входе регистра 3 сдвига по вл етс низкий потенциал , запись информации запрещаетс и в регистр 3 сдвига при сдвиге информации , за счет подключени входа приема последовательной информации к нулевому потенциалу, записываютс нули. Когда во все разр ды регистра 3 сдвига записываетс ноль, на выходе первого элемента ИЛИ 4 по вл етс низкий потенциал, блокирующий генератор 1 тактовых импульсов и подающий на наборный блок 2 сигнал незан тости передатчика. При поступлении новой кодовой комбинации цикл повтор етс . Сигналы информационного обратного канала св зи поступают на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, на первый вход которого поступает с выхода второго элемента ИЛИ 5 передаваема информаци . Пренебрегают временем распространени сигнала в канале св зи. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11 производит сравнение информации, перед1аваемой по пр мому каналу св зи и принимаемой по обратному каналу. Если прьизощло несовпадение пол рностей символов, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11. по вл етс сигнал единичного уровн , устанавливающий RS-триггер 10 в единичное состо ние. Эта единица поступает на первый вход первого элемента И 7, на второй вход которого поступает сигнал нулевого уровн с выхода третьего элемента ИЛИ 9, а это происходит тогда, когда на всех выходах, регистра 9 сдвига, кроме младшего разр да , наход тс сигналы нулевого уровн , т. е. в момент окончани кодовой комбинации , когда следует сформировать стоповый сигнал. На выходе первого элемента И 7 находитс сигнал нулевого уровн , который. записываетс в пам ть J)-триггера 6 тактовым импульсом с выхода генератора 1. На инверсном выходе D-триггера 6 по вл етс ноль, блокирующий передачу второго стопового символа. В этом случае кодова комбинаци передаетс в линию св зи с одним стоповым символом. Сигнал с выхода первого элемента ИЛИ 4 снимает запрет с входа наборного блока 2 и выключает генератор 1 тактовых импульсов.
Сигнал с пр мого выхода D-триггера 6, поступа на наборный блок 2, сигнализирует о необходимости повторение ранее переданной кодовой комбинации. RS-триггер 10 устанавливаетс в исходное состо ние сигналом с выхода первого элемента ИЛИ 4 в момент окончани передачи старт-стопной кодовой комбинации.
Таким образом, предлагаемый старт-стопный передатчик позвол ет в процессе передачи передавать старт-стопные комбинации с переменной длительностью цикла.
Claims (1)
- СТАРТ-СТОПНЫЙ ПЕРЕДАТЧИК по авт. св. № 582584, отличающийся тем, что, с целью обеспечения передачи старт-стопных комбинаций с переменной длительностью цикла, введены третий элемент ИЛИ, D-триггер, два элемента'И и последовательно соединенные элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и RS-триггер, выход кото- рого подключен к первому входу первого элемента И, второй вход и выход которого соединены соответственно с выходом третьего элемента ИЛИ, ко входам которого подключены выходы регистра сдвига, и с первым входом D-триггера, второй вход которого соединен с выходом генератора тактовых импульсов, при этом соответствующий выход регистра сдвига через второй элемент И подключен к соответствующему входу первого элемента ИЛИ и ко второму входу второго элемента ИЛИ, первый вход и выход которого соединены соответственно со вторым входом RS-триггера и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является информационным входом, а выходы D-триггера подключены соответственно ко второму входу второго элемента И и к дополнительному входу наборного блока.>
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823467534A SU1061282A2 (ru) | 1982-07-08 | 1982-07-08 | Стартстопный передатчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823467534A SU1061282A2 (ru) | 1982-07-08 | 1982-07-08 | Стартстопный передатчик |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU582584 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1061282A2 true SU1061282A2 (ru) | 1983-12-15 |
Family
ID=21021451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823467534A SU1061282A2 (ru) | 1982-07-08 | 1982-07-08 | Стартстопный передатчик |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1061282A2 (ru) |
-
1982
- 1982-07-08 SU SU823467534A patent/SU1061282A2/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 582584, кл. Н 04 L 17/02, 1976 (прототип).. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3961138A (en) | Asynchronous bit-serial data receiver | |
SU1061282A2 (ru) | Стартстопный передатчик | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
SU1709548A1 (ru) | Устройство дл передачи дискретной информации | |
US3976972A (en) | Prevention of non-allowed character combinations | |
SU1598196A1 (ru) | Устройство дл передачи дискретной информации | |
SU1762307A1 (ru) | Устройство дл передачи информации | |
RU2042275C1 (ru) | Стартстопный передатчик | |
SU1193837A1 (ru) | Устройство дл передачи и приема цифровой информации | |
SU1081639A2 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU962898A1 (ru) | Многоканальное устройство св зи дл вычислительной системы | |
SU813810A1 (ru) | Устройство дл передачи дискретныхСигНАлОВ | |
SU1746536A2 (ru) | Устройство дл передачи дискретной информации | |
SU427466A1 (ru) | Декодирующий накопитель | |
SU1149427A1 (ru) | Устройство дл передачи дискретной информации | |
SU1135013A1 (ru) | Стартстопный передатчик | |
SU257869A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ БОЛЬШЕГО ИЗ ДВУХ ЧИСЕЛ, ПОСТУПАЮЩЕГО ПО ОДНОМУ ИЗ ВХОДОВ | |
SU1167720A1 (ru) | Коммутатор | |
GB1131150A (en) | Communication system | |
SU653743A1 (ru) | Устройство декодировани | |
SU1051557A1 (ru) | Устройство дл передачи цифровой информации | |
SU902306A2 (ru) | Электронный тастатурный номеронабиратель | |
SU1140145A1 (ru) | Устройство дл приема информации | |
SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
SU1363515A1 (ru) | Устройство дл передачи информации псевдослучайными сигналами |