SU1746536A2 - Устройство дл передачи дискретной информации - Google Patents
Устройство дл передачи дискретной информации Download PDFInfo
- Publication number
- SU1746536A2 SU1746536A2 SU894691180A SU4691180A SU1746536A2 SU 1746536 A2 SU1746536 A2 SU 1746536A2 SU 894691180 A SU894691180 A SU 894691180A SU 4691180 A SU4691180 A SU 4691180A SU 1746536 A2 SU1746536 A2 SU 1746536A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- inputs
- code
- registers
- additional
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к электросв зи, может найти применение в системах св зи дн передачи дискретной информации и вл етс усовершенствованием изобретени по авт. св. № 1149427. Целью изобретени вл етс расширение класса передаваемых сигналов. Устройство содержит генератор тактовых импульсов, наборный блок, регистры сдвига, элемент ИЛИ, преобразователь кода, элементы И, ключи, сумматор и коммутаторы. Устройство обеспечивает передачу информации в стартстопном и синхронном режимах. При этом устройство обеспечивает повышение скорости передачи информации путем исключени посылки Старт. 2 ил.
Description
Изобретение относитс к электросв зи, может найти применение в системах св зи дл передачи дискретной информации и вл етс усовершенствованием устройства по авт. св. 1 1149427.
Целью изобретени вл етс расширение класса передаваемых сигналов.
На фиг. 1 изображена структурно-электрическа схема устройства; на фиг. 2 - эпюры напр жени , по сн ющие его работу.
Устройство содержит генератор 1 тактовых импульсов, наборный блок 2, основной 3 и дополнительные 4 и 5 регистры сдвига, элементы ИЛИ 6, преобразователь 7 кода, первый 8. второй 9 и третий 10 элементы И, основной ключ 11, первый 12 и второй 13 дополнительные ключи, сумматор 14, первый 15 и вторые 16 коммутаторы.
Устройство дл передачи дискретной информации работает следующим образом.
А. Исходное состо ние: ключ 11 замкнут , ключ 12 замкнут, ключ 13 разомкнут, коммутаторы 15 и 16 в положении а.
С выхода генератора 1 на входы элементов И 9 и 10 подаютс тактовые импульсы.
При наличии кодовой комбинации в наборном блоке 2 с выходов разр дов кодовых комбинаций наборного блока 2 на входы регистров 3-5 сдвига подаютс кодовые комбинации, а на вход элемента И 10 со стробирующего выхода наборного блока 2 через ключ 11 подаетс высокий потенциал, сигнализирующий о готовности кодовой комбинации наборного блока 2 к передаче. Первый импульс, пришедший с выхода генератора 1 на вход элемента И 8, проходит через элемент И 8 на управл ющие входы регистров 3-5 и производит запись параллельной кодовой комбинации, действующей на входах регистров 3-5. Одновременно в старшие разр ды регистров 3-5 записываютс единицы, а в младшие разр ды регистров 3-5 - нули. Как только информаци записываетс в регистры 3-5, на выходе старшего разр да регистра 3 и соответственно элемента И ПИ 6 по вл етс высокий потенциал. Высокий потенциал с выхода старшего разр да регистра 3 поступает на блокировочный вход наборного блока 2, благодар чему набранна ранее в наборном блоке 2 кодова комбинаци сбрасываетс и даетс разрешение на набор новой комбинации. Высокий потенциал с выхода элемента ИЛИ 6 поступает на входы элементов И 9 и 10, благодар чему запрещаетс прохождение тактовых импульсов через элемент И 10 и разрешаетс их прохождение через элемент И 9. С выходов младших разр дов регистров 3-5 сдвига кодовые посылки кодовой комбинации, записанной в младшие разр ды регистров 3-5. поступают на входы преобразовател 7 двухпозицион- нсго кода в 2П позиционный (где п - число регистров 3-5). Так как в младшие разр ды регистров 3-5 были записаны нули, то и на выходе преобразовател 7 кода устанавливаетс нулевой уровень сигнала, который через сумматор 14 поступает на выход устройства . Таким образом, формируетс посылка Старт. С приходом импульсов с выхода элемента И 9 на синхронизирующие входы регистров 3-5 сдвига в последних производитс сдвиг записанных кодовых комбинаций. Так как на управл ющих входах регистров 3-5 действует низкий потенциал , запись по параллельным входам запрещаетс и в регистры 3-5 по мере сдвига кодовых комбинаций записываютс нули за счет подключенных входов приема последовательной информации к шине нулевого потенциала.
Благодар тому, что сдвиг информации (кодовых комбинаций) в регистрах 3-5 сдвига происходит одновременно с каждым тактом сдвига, на входы преобразовател 7 кода поступают несколько одноименных разр дов двухпозиционного кода. Преобразователь 7 кода преобразует входные разр ды двухпозиционного кода в один разр д 2-поэиционного кода. С выхода преобразовател 7 2-позиционный код через сумматор 14 поступает на выход устройства.
При записи в младший разр д регистров 3-5 сдвига последней единицы, записанной в начале цикла работы устройства в старший разр д регистров 3-5, на выходе элемента ИЛИ 6 по вл етс низкий потенциал , который запрещает прохождениетак- товых импульсов через элемент И 9. При этом на выходе преобразовател 7 устанавливаетс высокий потенциал, который в качестве стоповой посылки поступает на выход устройства.
При наличии в наборном блоке 2 новой кодовой комбинации цикл работы устройства повтор етс .
Структура кадра сообщени дл описанного режима работы устройства приведена на фиг. 2а. Устройство в данном случае
обеспечивает передачу информации в стар- тстопном режиме 2-позиционным кодом.
Б. Исходное состо ние: ключ 11 замкнут , ключ 12 замкнут, ключ 13 замкнут, коммутаторы 15 и 16 в положении а.
Работа устройства аналогична вышеописанному , за исключением формировани уровн стоповой посылки после выдачи устройством последней значимой посылки
передаваемой кодовой комбинации.
При записи в младший разр д регистров 3-5 сдвига последней единицы, записанной в начале цикла работы устройства в старший разр д регистров 3-5 сдвига, на
выходе элемента ИЛИ 6 по вл етс низкий потенциал, который запрещает прохождение тактовых импульсов через элемент И 9. При этом на выходе преобразовател 7 устанавливаетс высокий потенциал, который
поступает на второй вход сумматора 14. На выходе элемента И 8 также устанавливаетс высокий потенциал, который через замкнутый ключ 13 поступает на первый вход сумматора 14. Высокие потенциалы.
действующие на входах сумматора 14, суммируютс в сумматор 14 и с его выхода поступают на выход устройства.
Структура кадра сообщени дл данного режима работы устройства приведены на
фиг. 26. Устройство в данном случае обеспечивает передачу информации в стартстоп- ном режиме (2П + 1)-позиционным кодом.
В. Исходное состо ние: ключ 11 замкнут , ключ 12 разомкнут, ключ 13 замкнут,
коммутаторы 15 и 16 в положении б.
С выхода генератора 1 на входы элементов И 9 и 10 подаютс тактовые импульсы. При наличии кодовой комбинации в наборном блоке 2 с выходов разр дов кодовых
комбинаций наборного блока 2 на входы регистров 3-5 подаютс кодовые комбинации , а на вход элемента И 10 со стробирую- щего выхода наборного блока 2 через ключ 11 подаетс высокий потенциал, сигнализирующий о готовности кодовой комбинации наборного блока 2 к передаче. Первый импульс , пришедший с выхода генератора 1 на вход элемента И10. проходит через элемент И 10 на управл ющие входы регистров 3-5
и производит запись параллельной кодовой комбинации, действующей на входах регистров 3-5. в регистры 3-5. Одновременно в старшие разр ды регистров 3-5 записываютс единицы, а в младшие разр ды регистров нули.
Как только инфоомаци записываетс в регистры 3-5. на выходе старшего разр да регистра 3 и соответственно элемента ИЛИ 6 по вл етс высокий потенциал. Высокий
потенциал с выхода старшего разр да регистра 3 поступает на блокировочный вход наборного блока 2, благодар чему набранна ранее в наборном блоке 2 кодова комбинаци сбрасываетс и даетс разрешение на набор новой комбинации. Высокий потенциал с выхода элемента ИЛИ 6 поступает на входы элементов И 9 и 10, благодар чему запрещаетс прохождение тактовых импульсов через элемент И 10 и разрешает их прохождение через элемент И 9. С выхода вторых разр дов регистров 3-5 кодовые посылки младших разр дов кодовых комбинаций, записанных в регистры 3- 5 сдвига, поступают через коммутаторы 15 и 16 на входы преобразовател 7 двухпози- ционного кода в 2-позиционный. Сигнал с выхода преобразовател 7 кода через сумматор 14 поступает на выход устройства.
С приходом импульсов с выхода элемента И 9 на синхронизирующие входы регистров сдвига в последних производитс сдвиг записанных кодовых комбинаций. Так как на управл ющих входах регистров 3-5 действует низкий потенциал , запись по параллельным входам запрещаетс , и в регистры 3-5 по мере сдвига кодовых комбинаций записываютс нули за счет подключенных входов приема последовательной информации к шине нулевого потенциала.
Благодар тому, что сдвиг информации (кодовых комбинаций) в регистрах 3-5 сдвига происходит одновременно с каждым тактом сдвига, на входы преобразовател 7 кода поступают п одноименных разр дов двухпозиционногокода. Преобразователь преобразует входные разр ды двухпозиционного кода в один разр д 2п-позиционного кода. С выхода преобразовател 7 сигнал 2-позиционного кода через сумматор 14 поступает на выход устройства.
При записи во второй разр д регистров 3-5 сдвига последней единицы, записанной в начале цикла работы устройства в старший разр д регистров 3-5, на выходе элемента ИЛИ 6 по вл етс низкий потенциал, который запрещает прохождение тактовых импульсов через элемент И 9. При этом на выходе преобразовател 7 устанавливаетс высокий потенциал, который поступает на второй вход сумматора 14. На выходе элемента И 8 также устанавливаетс высокий потенциал, который через замкнутый ключ 13 поступает на первый вход сумматора 14. Высокие потенциалы, действующие на входах сумматора 14, суммируютс в сумматоре 14 и с его выхода поступают на выход устройства.
Структура кадра сообщени дл данного режима работы устройства приведена на
фиг. 2в. Устройство в данном случае обеспе- чивает передачу информации в стартстоп- ном режиме (2п+1)-позиционным кодом. Г. Исходное состо ние: ключ 11 разомкнут , ключ 12 замкнут, ключ 13 замкнут, коммутаторы 15 и 16 в положении а.
При наличии низкого потенциала на выходе элемента ИЛИ 6 на выходе устройства действует высокий потенциал, соответству0 ющий символу синхронизации, при этом запрещаетс прохождение тактовых импульсов через элемент И 9 и разрешаетс прохождение тактовых импульсов через элемент И 10. Прошедший через элемент И
5 10 тактовый импульс поступает на управл ющие входы регистров 3-5 сдвига и производит запись параллельной кодовой комбинации, действующей на входах регистров 3-5. Одновременно в старшие разр 0 ды регистров 3-5 записываютс единицы, а в младшие разр ды регистров 3-5 - нули.
Как только информаци записываетс в регистры 3-5, на выходе старшего разр да регистра 3 и соответственно элемента ИЛИ
5 6 по вл етс высокий потенциал. Высокий потенциал с выхода старшего разр да регистра 3 поступает на блокировочный вход наборного блока 2. благодар чему набранна ранее в наборном блоке 2 кодова ком0 бинаци сбрасываетс и даетс разрешение на набор новой комбинации. Высокий потенциал с выхода элемента ИЛИ 6 поступает на входы элементов И 9 и 10, благодар чему запрещаетс прохождение тактовых им5 пульсов через элемент И 10 и разрешаетс прохождение тактовых импульсов через элемент И 10. С выхода младших разр дов регистров 3-5 сдвига через коммутаторы 15 и 16, кодовые посылки кодовых комбина0 ций. записанных в младшие разр ды регистров 3-5, поступают на входы преобразовател 7 кода. Так как в младшие разр ды регистров 3 -5 были записаны нули, то и на выходе преобразовател 7 кода ус5 танавливаетс нулевой уровень сигнала, который через сумматор 14 поступает на выход устройства. С приходом импульсов с выхода элемента И 9 на синхронизирующие входы регистров 3-5 сдвига в последних
0 производитс сдвиг записанных кодовых комбинаций. Так как на управл ющих входах регистров 3-5 действует низкий потенциал , запись по параллельным входам запрещаетс и в регистры 3-5 по мере сдви5 га кодовых комбинаций записываютс нули за счет подключенных входов приема последовательной информации регистров 3-5 к шине нулевого потенциала.
Благодар тому, что сдвиг информации (кодовых комбинаций) в регистрах 3-5 сдвига происходит одновременно с каждым тактом сдвига, на входы преобразовател 7 кода поступают п одноименных разр дов двухпоэиционного кода. Преобразователь 7 кода преобразует п входных разр дов двух- позиционного кода в один разр д 2п-пози- ционного кода. С выхода преобразовател 7 сигналы 2п-позиционного кода через сумматор 14 поступают на выход устройства.
При записи в младший разр д регистров 3-5 сдвига последней единицы, записанной в начале цикла работы устройства старший разр д регистров 3-5 сдвига, на выходе элемента ИЛИ 6 по вл етс низкий потенциал, который запрещает прохождение тактовых импульсов через элемент И 9 и разрешает прохождение тактовых импульсов через элемент И 10. При этом на выходах преобразовател 7 и элемента И 8 устанавливаютс высокие потенциалы, которые подаютс на входы сумматора 14. Сумматор 14 на выход устройства выдает сигнал высокого уровн , соответствующий символу синхронизации. При прохождении через элемент И 8 тактового импульса цикл работы устройства повтор етс .
Структура кадра сообщени дл данного режима работы устройства приведена на фиг. 2г. Устройство в данном случае обеспечивает передачу информации в синхронном режиме (2п+1)-позиционным кодом.
Д. Исходное состо ние: ключ 11 разомкнут , ключ 12 разомкнут, ключ 13 замкнут, коммутаторы 15 и 16 в положении б.
Работа устройства аналогична вышеописанному в п. Г, за исключением того, что сразу после символа синхронизации на выход устройства выдаетс информационна посылка, соответствующа кодовым посылкам , записанным во вторые разр ды регистров 3-5 сдвига.
Структура кадра сообщени дл данного режима работы устройства приведена на фиг. 2д. Устройство в данном случае обеспечивает передачу информации в синхронном режиме (2п+1}-позиционным кодом.
Устройство обладает широкими функциональными возможност ми, так как обеспечивает передачу информации в стартстопном режиме трем структурами сигналов (фиг 2а-в) и в синхронном режиме двум структурами сигналов (фиг. 2г. д). При
этом устройство обеспечивает повышение скорости передачи информации за счет исключени посылки Старт (фиг. 2в, д). Это стало возможным благодар прин тому в
устройстве (2п+1)-позиционному коду. Высокий уровень сигнала обеспечивает передачу посылки Стоп (фиг. 2в) или Символ синхронизации (фиг. 2д). а сн тие высокого уровн сигнала соответствует стопстартовому переходу. Минимальна длительность стоповой посылки равна длительности кодовой посылки, т.е. периоду следовани тактовых импульсов генератора 1 тактовых импульсов. Длительность посылки символа
синхронизации равна длительности кодовой посылки.
При равенстве скоростей передачи выходные сигналы устройства (фиг. 2в, д) обладают более высокой помехоустойчивостью
Claims (1)
- за счет большей длительности элементарных посылок кадра сообщени . Формула изобретени Устройство дл передачи дискретной информации по авт. св. Мг 1149427, о т л ичающеес тем, что, с целью расширени класса передаваемых сигналов, введены дополнительные регистры сдвига, первый и вторые коммутаторы, первый и второй дополнительные ключи и преобразователь кода , при этом выход младшего разр да основного регистра сдвига подключен к первому входу первого элемента И через последовательно соединенные первый коммутатор и преобразователь кода, соответствующий дополнительный выход основного регистра сдвига подключен к соответствующему входу элемента ИЛИ через первый дополнительный ключ и к второму входу первого коммутатора непосредственно, выход первого элемента И подключен к второму входу сумматора через второй дополнительный ключ, соответствующие дополнительные выходы наборного блока подключены к соответствующим разр днымвходам дополнительных регистров сдвига, синхронизирующие, управл ющие входы и входы старшего и младшего разр дов которых соединены с одноименными входами основного регистра сдвига, а выходы дополнительных регистров сдвига через соответствующие вторые коммутаторы подключены к другим входам преобразовател кода.п Г7 -1Риг.116Щ-г-п-П-г-Ж
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894691180A SU1746536A2 (ru) | 1989-05-11 | 1989-05-11 | Устройство дл передачи дискретной информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894691180A SU1746536A2 (ru) | 1989-05-11 | 1989-05-11 | Устройство дл передачи дискретной информации |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1149427 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1746536A2 true SU1746536A2 (ru) | 1992-07-07 |
Family
ID=21447498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894691180A SU1746536A2 (ru) | 1989-05-11 | 1989-05-11 | Устройство дл передачи дискретной информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1746536A2 (ru) |
-
1989
- 1989-05-11 SU SU894691180A patent/SU1746536A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1149427, кл. Н 04 L. 17/02, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3961138A (en) | Asynchronous bit-serial data receiver | |
SU1746536A2 (ru) | Устройство дл передачи дискретной информации | |
SU558658A3 (ru) | Устройство дл передачи цифровой информации | |
SU1709548A1 (ru) | Устройство дл передачи дискретной информации | |
US4387341A (en) | Multi-purpose retimer driver | |
SU1149427A1 (ru) | Устройство дл передачи дискретной информации | |
SU1709534A1 (ru) | Преобразователь кода | |
SU1631741A1 (ru) | Устройство циклового фазировани дл волоконно-оптических систем передачи информации | |
JP2958733B2 (ja) | 同期信号伝送装置 | |
SU1185633A1 (ru) | Устройство дл передачи-приема информации | |
SU1272342A1 (ru) | Устройство дл вычислени показател экспоненциальной функции | |
SU1540021A1 (ru) | Устройство циклового фазировани дл волоконно-оптических систем передачи информации | |
SU1762307A1 (ru) | Устройство дл передачи информации | |
SU798785A1 (ru) | Устройство дл вывода информации | |
SU1368996A1 (ru) | Преобразователь двоичного кода в трехпозиционный код | |
SU1197068A1 (ru) | Управл ема лини задержки | |
SU1137457A1 (ru) | Универсальный логический модуль | |
SU750566A1 (ru) | Регистр сдвига | |
SU1721809A1 (ru) | Устройство преобразовани последовательности пр моугольных импульсов напр жени | |
RU1807561C (ru) | Устройство дл преобразовани двоичной последовательности в балансный троичный код | |
SU1444964A1 (ru) | Кодер двоичного кода 3В4В-3 | |
SU1095434A1 (ru) | Устройство дл выделени маркера кадровой синхронизации | |
SU1518904A1 (ru) | Устройство дл фазировани электронного стартстопного телеграфного приемника | |
SU1370655A1 (ru) | Устройство дл перебора сочетаний | |
SU1367163A1 (ru) | Преобразователь последовательного двоичного кода в число-импульсный код |