SU1137457A1 - Универсальный логический модуль - Google Patents

Abstract

УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий регистр сдвига, отличающийс  тем, что, с целью уменьшени  аппаратурных зат рат, в него введены счетчик, схема сравнени , элементы ИЛИ, мультиплек сор, элемент ЗАПРЕТ и Генератор импульсов , выход которого соединен с первым входом элемента ЗАПРЕТ, втор вход которого соединен с входом бло кировки мультиплексора.выходом схемы сравнени , перва  группа входов которой соединена с первой группой м из w информационных входов модул , втора  группа m входов схемы сравнени  соединена с выходами счетчика , вход установки которого соединен с входом сброса модул  и входом установки в О регистра сдвига, счетный вход счетчика соединен с выходом элемента ЗАПРЕТ и первым входом первого элемента ИЛИ, второй вход которого соединен с входом синхронизациимодул , выход первого элемента ИЛИ соединен с входом синхронизации регистра сдвига, вход записи которого соединен с выходом второго элемента ИЛИ, входы которого соединены с входом настройки модул  и выходом старшего разр да регистра сдвига соответственно, выходы разр дов с номерами js(i-i)x 2(,2 JKOToporo соединены с информационными входами мультиплексора , управл ющие входы которого соединены с второй группой из n-m информационных входов модул , выход мультиплексора  вл етс  выходом модул  .

Description

Изобретение относитс  к вычислительной технике и автоматике и пред назначено дл  реализации всех логических функций п переменных. Известно устройство дл  реализации всех логических функций п переменных , содержащее 2 элементов элемент ИЛИ, два дешифратора, п и11формационных и 2 настроечных входов и один выход Cl3. Недостатком устройства  вл етс  большое число внешних входов, кото рое равно f п + 2. Наиболее близким техническим решением к предлагаемому устройств  вл етс  универсальный логический элемент на п переменных, содержащи сдвигэ-ющий регистр, 2 элементов И на (п + 1) входов, 2 диодов, п элементов НЕ, п информациортных вхо дон, один настроечный вход, вход синхронизации регистра и один выход 2, Недостатком этогр , элемента  вл етс  его больша  сложность, которс1  может быть подсчитана по формуле; S S , где S pgr сложность схемы сдвигаюп ;его регист ра, s 2(п + 2)+ п - сложность операционной части элемента. Цель изобретени  - уменьшение аппаратурных затрат. Поставленна  цель достигаетс  те универсальный логический модуль , содержащий регистр сдвига, введены счетчик, схема сравнени , элементы ИЛИ, мультиплексор, элемент 3,АЛРЕТ и генератор импульсов, выход которого соединен с первым входом элемента ЗАПРЕТ, второй вход которого соединен с входом блокировки мультиплексора и выходом схемы сравнени , перва  группа входов которой соединена с первой группой из m информационных входов модул , втора  группа из m входов схемы сравнени  соединена с выходами счет чика, вход установки в О которого сое,ц1нен с входом сброса модул  и входом установки в О регистра сдвига, счётный вход счетчика соединен с выходами элемента ЗАПРЕТ и первым входом первого элемента ИД второй вход которого соединен с вхо дом синхронизации модул , выход первого элемента ИЛИ соединен с вхо дом синхронизации регистра сдвига, вход записи которого соединен с выходом второго элемента ИЛИ, входы которого соединены с входом настройки модул  и выходом старшего разр да регистра сдвига соответственно, выходы разр дов с номерами j ( i-l )-2(i 7,) которого соединены с информационными входами мультиплексора, управл ющие ; входы которого соединены с второй группой из п-т информационных входов модул , выход мультиплексора  вл етс  выходом нул . На фиг. 1 представлена структурна  схема универсального логического модул ; на фиг. 2 - схема соответстви  между разр дами регистра сдвига и сигналами настройки. Модуль содержит счетчик 1, схему 2 сравнени , первый элемент ИЛИ 3, регистр 4 сдвига, ryльтиплeкcop 5, генератор 6 импульсов,.элемент ЗАПРЕТ 7 и второй элемент ИЛИ 8. Перва  группа из m информационных входов 9 модул  соединена с первой группой входов схемы сравнени  2, втора  группа из п-т информационных входов 10 - с управл ющими входами мультиплексора 5, выход которого  вл етс  выходом 11 модул . Вход 12 настройки соединен с первым входом второго элемента ИЛИ 8, выход которого соединен с входом записи регистра 4. Выходы 13 регистра соединень с информационными входами мультиплексора 5. Выход 14 регистра 4 соединен с вторым входом второго элемента ИЛИ 8. Вход сброса 15 модул  соединен с входом установки в О регистра 4 и входом установки в О счетчика 1, счетный вход которого соединен с выходом элемента ЗАПРЕТ 7 и первым входом первого элемента ИЛИ 3. Выходы счетчика I соединезл с второй группой входов схемы 2 сравнени , выход 16 которой соединен с вторым входом (входом запрета ) элемента ЗАПРЕТ 7 и входом блокировки мультиплексора 5. Выход генератора импульсов 6 соединен с первым входом элемента ЗАПРЕТ 7. Вход 17 синхронизации модул  соединен с вторым входом первого элемента ИЛИ 3, выход 18 которого соединен с входом синхронизации регистра 4. Вход 19 записи регистра 4 соединен с выходом второго элемента ИЛИ 8. Разр дность счетчика 1 - ш, регистра 4 сдвига - 2 двоичных разр дов . Выход 14 регистра 4  вл етс  выходом старшего нулевого разр д а вход записи 19 - входом младшего ( 1)-го разр да. Группа выходов 13 регистра 4 содержит выходы 2 разр дов, а именно: выходы ра р дов с номерами ; j (i-1). 2 (i 1,). (1 Дл .настройки модул  на реализацию некоторой нулевой функции f ( х, х ) на вход 15 модул  пос тупает импульс, обнул ющий счетчик 1 и регистр 4. Затем на вход синхронизации 17 модул  подаютс  импульсы синхронизации регистра сд га 4, которые сопровождают 2 сигналов настройки, последовательно поступающих на вход 12 модул . Uj, j 1.2 Сигналы настройки принадлежат множеству 0,1, причем двоичный вектор U (Ц , V,...,V соответствует двоичному номеру реализуемой булевой функции в классе функций п переменных. На вход 12 модул  сигналы настройки Ui должны поступать в такой последовательност чтобы через 2 тактов в i-ом разр де регистра оказалась настройка U.- , св заны между собой причем следующими соотношени ми: j (-1), (2) ot -2i-m-. h - () Дл  n 4 и m 2 соответствие между разр дами регистра i и настройками U: показано на фиг, 2. Таким образом, после заполнени  регистра 4 всеми 2 настройками на информационные входы мультиплексора будут поданы настройки с номерами Uj , j г 1, (на фиг.2, и). Если осуществить , :U3, кольцевой сдвиг содержимого регистра 4 на один разр д, то на информационные входы мультиплексора посту п т настройки U,, j 2 + фиг, 2, Uj, Ug, U, U й т,Д, После занесени  в регистр сдвига 4 кода настройки модуль готов к работе. Работа модул  основана на следу . щем принципе. Вс кую булевую функцию п переменных f (к, х ) мож но представить в виде: г ff) ,..,, х IQ (х ,ХП m Хр )v, ,. , ,, m.j-i v tYt+i / -) где fi (х,х„) f (x, х„) при i - и конституенте аргументное х, Xj,. равной единице (i 0,2 - 1) Тогда, если разбить таблицу истинности функции f ( X,, х) на 2 равных частей длины 2 бит, ее (i 1)-  часть будет представл ть собой таблицу истинности функции (х,, Хп) , Поскольку вектор и (и , ) совпадает с двоичным номером реализуемой функции f (х.,, Х)), то настройка U-, j Т,2 численно равна значению функции f (х, х) fia наборе j 1 , Следовательно , таблица истинности функции совпадает с т+1 настройками :+ 1, (i + I) В предлагаемом модуле функции f.(x, , х„), i 0,2 -1 реализуютс  мультиплексором, на управл ющие входы которого подаютс  аргументы X , х, а на информационны e-;; HacTpOHKH Uj, j i . 1, (i + 1) . В регистр сдвига настройки нанос тс  (см.(2)), и на информационные входы мультиплексора подаютс  сигналы с выходов таких разр дов регистра (см.(1)), чтобы при кольцевом сдвиге регистра на один разр д сигналы Uj, j 1, (i+1) изменились на сигналы U, к (1+1) - 1, (i +1).2-, при i 0,, и на сигналы Uvj,, г 1, при i . Таким образом , при кольцевом сдвиге регистра на один разр д мультиплексор перестраиваетс  с реализации функции f(х , Хр) на реализацию функции f (х;;:;7Г) при , или на реализацию функции о(л+-1 Хп при i . Модуль работает следующим образом . Перед началом работы счетчик 1 обнулен, а регистр сдвига 4 содержит код настройки. На информационные входы мультиплексора поданы сигнасоответствующие функции ffiCXn,,, х„) . На управл ющие входы мультиплексора 5 поступают младшие п-т аргументов функции f (х, х), а на вход схемы сравнени  - старшие m разр дов. Если все х О, к 1, го, то на выходе 16 схемы 2 сравнени  по витс  сигнал 1, поступление которого на вход блокировки мультиплексора 5 разрешит по вление на выходе модул  сигнала, соответствующего значению f (х, х) на данном наборе аргумен тов . Одновременно сигнал с выхода поступит на вход запрета элемента ЗАПРЕТ 7 и заблокирует импульсы генератора 6 импульсов. Если не все О, то на выходе 16 схема 2 сравнени  по витс  нал О, заблокирующий мультигшексор 5 и разрешающий прохождение импульсов генератора 6 через элемент Импульс генератора, пройд  через элементы 7 и 3, осуществит кольцево сдвиг регистра 4 на один разр д. На информационных входах мультиплексора 5 по в тс  сигналы U 1,2 , соответствуюj щие функции f(x, х„). Одновременно импульс с выхода элемента ЗАП РЕТ 7 переведет счетчик 1 в очередное состо ние О00.,,01, Если х,х не совпадут с новым состо нием счетчика, то очередной импульс генератора 6 осуществит новый кольцевой сдвиг регистра 4 и переведет счетчик в очередное состо ние. Так будет продолжатьс  до тех пор, пока состо ние счетчика не станет поразр дно совпадать с поступившими аргументами. Тогда с выхода 16 схемы сравнени  2 на вход запрета элемента ЗАПРЕТ 7 поступит сигнал заблокирую1ций импульсы генератора 6 На вход блокировки мультиплексора 5 поступит сигнал 1, а на его информационные вхоуды - сигналы U; , соответствуюш 1е функции f. (х ,х.. 1 m-ft где 1 - номер конституенты единицы которую состав т поступившие аргументы х. , х. Тогда согласно выраже 1гию (3) на выходе модул  по витс  сигнал, соответствуюш;ий значению функции f (х,х) на данном входном наборе. При поступлении очередных значений х модуль работает аналогично . Состо ние счетчика будет последовательно измен тьс  до пора р дного совпадени  с m старшими разр дами х,х. Одновременно будет осуществл тьс  кольцевой сдвиг регистра 4, Таким образом, старшие разр ды х, х выбирают функцию f (х , х), а младшие х , значение этой функции при данных значени х соответствии с выражением (3) реализуетс  функци  f (х,х), настройки которой хран тс  в регистре 4, Достоинством предлагаемого модул   вл етс  малое число входов и меньша  по сравнению со схемой известного модул  сложность, котора  может быть рассчитана по формуле с - с + Q 0(5 per о о SCT SGSMX сложность операционной части модул ; Sper сложность схемы регистра; S 8 - сложность схемы счетчика; SQ 10 - сложность схемы генератора импульсов ; (п-п+1) п- сложность - m + 2мультиплексора, тогда S(, Sper+ 2 (h - m+ 1 ) + h + 7 m + 18, При h 4 и m 2 сложность операционной части предлагаемого модул  (т,е,. части модул  без регистра дл  хранени  настроек) So 48, в то врем  как сложность операционной части известного модул  при п 4 S 2(h + 2) 4- n 100, Таким образом, при одинаковой сложности регистра дл  хранени  настроек сложность операционной части предлагаемого модул  более, чем в два раза меньше сложности операционной части известного модул  , Предлагаемый модуль имеет п + 3 входа (как и известный 2), в то врем  как число входов известных универсальных модулей, с настройками, принадлежащими множеству (0,1), равно 1 h + 2 .

III

5«

III

ll

S

ll

II

Claims (1)

1. УНИВЕРСАЛЬНЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий регистр сдвига, отличающийся тем, что, с целью уменьшения аппаратурных затрат, в него введены счетчик, схема сравнения, элементы ИЛИ, мультиплексор, элемент ЗАПРЕТ и генератор импульсов, выход которого соединен с первым входом элемента ЗАПРЕТ, второй вход которого соединен с входом блокировки мультиплексора,выходом схемы сравнения, первая группа входов которой соединена с первой группой №______________

   П из m информационных входов модуля, вторая группа m входов схемы сравнения соединена с выходами счетчика, вход установки в у которого соединен с входом сброса модуля и входом установки в 0 регистра сдвига, счетный вход счетчика соединен с выходом элемента ЗАПРЕТ и первым входом первого элемента ИЛИ, второй вход которого соединен с входом синхронизации'модуля, выход первого элемента ИЛИ соединен с входом синхронизации регистра сдвига, вход записи которого соединен с выходом второго элемента ИЛИ, входы которого соединены с входом настройки модуля и выходом старшего разряда регистра сдвига соответственно, выходы разрядов с номерами *2^m(i=1,2^h_n' )которого соединены с информационными входами мультиплексора, управляющие входы которого соединены с второй группой из n-m информационных входов модуля, выход мультиплексора является выходом модуля .

   „.SU „„1137457

   Pl/l.f

   1 1 1