SU1242984A1 - Преобразователь формы представлени логических функций - Google Patents
Преобразователь формы представлени логических функций Download PDFInfo
- Publication number
- SU1242984A1 SU1242984A1 SU843788687A SU3788687A SU1242984A1 SU 1242984 A1 SU1242984 A1 SU 1242984A1 SU 843788687 A SU843788687 A SU 843788687A SU 3788687 A SU3788687 A SU 3788687A SU 1242984 A1 SU1242984 A1 SU 1242984A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- converter
- elements
- register
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл преобразовани формы представлени логических функций и совершенной дизъюнктивной нормальной формы в полиномиальную и наоборот. Целью изобретени вл етс уцро- щение. Преобразователь содержит элемент И, демультиплексор, счетчик, регистр, .элемент НЕРАВНОЗНАЧНОСТЬ, первую и вторую группы элементов И. Упрощение преобразовател достигаетс за счет использовани вместо триггеров элемента И, причем входы каждого I -го элемента И (1 i и ) соединены с теми выходами разр дов счетчика, номера которых совпадают с номерами единичных позиций двоичного разложени числа i . 1 ил. (О 416 ю ;о 00
Description
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл преобразовани формы представлени логических функций из совершенной дизъюнк- тивной нормальной формы и полиномиальную и наоборот, например в автоматизированных системах проектировани цифровых устройств,
Цель изобретени - упрощение уст- ройства.
На чертеже представлена структурна схема предложенного устройства дл .
Устройство содержит- элемент И 1, демультиплексо р 2, регистр .4, счетчик 3, элемент НЕРАВНОЗНАЧНОСТЬ
5, первую группу элементов И 6, инфорТак как5; О при j i , то дл вычислени коэффициента а, полиномиальной формы необходимы лишь первые 1 коэффициентов 1( СДНФ функции, и наоборот, дл вычислени коэффициента I (; J СДНФ необходимы лишь пер- -, вые 1 коэффициентов а: полиномиальИзвестно , что коэффициенты ,
мационный вход 7 преобразовател , тактовый вход 8 преобразовател , 20 вход 9 начальной установки устройства , выход 10 устройства, вторую группу элементов И 11,
Устройство работает следующим
образом.
ной формы.
Покажем, что группа элемен тов И, в которой входы i -го элемента И (1 & ) соединены с выходами тех разр дов счетчика, дл которых соответствующие разр ды двоичного разложени числа о ,„.,... of, )2
п ,Ц имеют единичное значение,
(.СДНФ) той же функции f (х) 21 f. х . „.,
,. 35 произвольньи момент времени т фор ..- :миру1от на своих выходах потенциалы,
соответствующие t -и строке матрицы 5 за исключением первого элемента строки, который всегда равен единице. 40 Обозначим выход j-го разр да счетчика ( п ) в любой момент времеполиномиальной формы представлени логической функции f(х)а ®а, ((,х.@. . . (5) а, . X .х„.. . х
о (± а,| X х.. . v
могут быть получены из коэффициентов (, f(0,...,0), f, f(1,0,.. .,0), , ,„ f (1,.., , 1-) совершенной
дизъюнктивной нормальной формы )
30
,х следующим образом: /
ни i через COj (i) , а выход ( -го элемента И (1 ) - через ff; (i) . .Тогда имеем:
Дл п 0 матрица . Матрица S дл п переменных образуетс из матрицы 5 дл п-1 переменных по сле- д чтощему правилу:
5
О
Матрица S , обратна матрице S, совпадает с самой матрицей S, т.е. , поэтому обратное преобразование формы представлени логической функции i(x ) из полиномиальной формы в СДНФ имеет вид:
Ji j i ii Liii yiL J f L llJJL ilLJL i LJ4 1 (
00 0 /. .. 0. 0 0 0 0 ... 00
10 0 ... 0 1 1 0 0 . ,. . 0 0
Таким образом, имеем:
.-f
j.i 3 (.) 21-1
где 5;. - элемент матрицы 5°
Так как5; О при j i , то дл вычислени коэффициента а, полиномиальной формы необходимы лишь первые 1 коэффициентов 1( СДНФ функции, и наоборот, дл вычислени коэффициента I (; J СДНФ необходимы лишь пер- вые 1 коэффициентов а: полиномиаль
ной формы.
соответствующие t -и строке матрицы за исключением первого элемента строки, который всегда равен единице. Обозначим выход j-го разр да счетчика ( п ) в любой момент времени i через COj (i) , а выход ( -го элемента И (1 ) - через ff; (i) . Тогда имеем:
I(iH(oo...oO(t) a:),a),
:i2(t)(oO,..Olo)(t)--COj(t, ,((oo...oi(t) CO,a)0,a)
f2 -2i (- o))CO,.,(t),,. C0j(ij,
V;() w.i(t)co.,(t)...Qj(tla},{il.
Дл моментов времени i 0,1,..., 2 - 1,2 получим:
2 3
О О
О О
2-2 1
1
1 1 О
Таким образом, потенциал на выход t-го элемента И рассматриваемой группы элементов И в такте t соответствует элементу матрицы S. Так как при любом -t - элементы 5х тождественно равны единице, то элементы И группы 11 устройства формируют в такте i на своих выходах потенциалы, соответствующие i; -и строке матрицы 5 ().
В исходном положении устройства, которое обеспечиваетс подачей сигнала Начальна установка устройства на вход 9 устройства, счетчик 3 и все чейки регистра 4 наход тс в нулевом состо нии.
Преобразование формы представлени логических функций из СДНФ в полиномиальную .
Рассмотрим работу устройства в паузе между t -1-м и t-м тактовыми импульсами. Низкий потенциал с входа 8 устройства поступает на один из входов элемента И 1 и формирует на его выходе низкий потенциал, которьй поступает на управл ющий вход де- мультиплексора 2 и формирует на его выходах низкие потенциалы независимо от состо ни адресных входов, что обеспечивает режим хранени информации дл регистра 4. При этом в первых -t -1-х чейках регистра 4 хран тс соответствующие коэффициенты СДНФ, а в остальных чейках - нули. Счетчик 3 находитс в i-1-м состо нии. На выходе 10 устройства сохран етс потенциал, который соответствует t -1-му коэффициенту полиномиальной формы, а на вход 7 подаетс потенциал, соответствующий t-му коэффициенту СДНФ.
С по влением высокого потенциала на входе 8, т.е. с приходомi-го
1
1
О 1
О
о
о о
1 О
1 1
.0 о
25
тактового импульса,- состо ние счетчика увеличиваетс на единицу и на выходах элементов И группы 11 формируютс потенциалы, соответствюущие 4.-и строке матрицы 5 . Если на информационном входе 7 устройства на- .ходитс низкий потенциал, T.e. f(tT 0, то на выходе элемента И 1 формируетс низкий потенциал, который, в свою очередь, приводит к формированию низких потенциалов на выходах демультиплексора 2, что обеспечивает режим хранени информации в регистре 4. Это эквивалентно записи в t-ю 30 чейку регистра 4 нул . Если на вход 7 устройства подан высокий потенциал , T.e.i( t)1, то на выходе элемента И-1 формируетс высокий потенциал , поступающий на информационньш
5 вход демультиплексора 2, на адресные входы которого подаютс сигналы с выходов счетчика 3. При этом на t -м выходе демультиплексора 2 формирует- с высокий потенциал, который пода0 етс на t -и установочньш вход реги- ст;ра 2 и формирует на его t -м выходе высокий потенциал, т.е. в t -ю чейку регистра 2 записываетс единица. Следовательно, по переднему фронту .
5 i-ro тактового импульса вt -ю чейку регистра 2 заноситс -t-и коэффициент СДНФ, и, таким образом, в первых t чейках этого регистра хран тс значени первых t коэффициентов
0 СДНФ.
Потенциалы с выходов элементов И группы 11, соответствующие t -и строке матрицы 5, и потенциалы с выходов регистра 2, соответствующие первым 5 t членам.СДНФ, логически перемножаютс На соответствующих элементах И группы 6. Полученные произведени суьйущруютс элементом НЕРАВНОЗНАЧНОСТЬ 5 и вычисленное значение t-roi коэффициента полиномиальной формЬ: передаетс на выход 10 устройства, где оно сохран етс до прихода следующего тактового импульса.
По заднему фронту данного тактового импульса на выходе элемента. И 1 формируетс низкий потендиал, что обеспечивает режим хранени инфомации дл регистра 4,
Таким образом, в такте t на вход 7 устройства подаетс коэффициент i(i СДНФ функции f (х) , на выходе 10 устройства формируетс коэффициент о( полиномиальной формы представлени этой же самой функции.
С подачей 2 тактовых импульсов процесс преобразовани логической функции, их СДНФ в полиномиальную форму заканчиваетс .
Преобразование формы представлени логических функций из полиномиальной формы в СДНФ.
В этом случае устройство работае также, как и в предыдущем случае. Отличие состоит в том, что в такте t на вход 7 устройства подаетс коэффициент а полиномиальной формы представлени логической функции i(x, на выходе 10 устройства формируетс коэффициент i(i СДНФ той же самой функции.
Claims (1)
- Формула изобретениПреобразователь формы представлени логических функций, содержаВНИИПИ Заказ 3707/49Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4iщий элемент И, демультиплексор, счет чик, регистр, элемент НЕРАВНОЗНАЧ НОСТЬ,, первую группу элементов И, причем информационный вход преобра-- зовател соединен с первым входом элемента И, выход которого соединен с информационным входом демульти- плексора, выходы разр дов счетчика соедийены соответственно с адресными входами демультиплексора, выход которого св зан с информационным входом регистра, выход первого разр да регистра соединен с первым входом элемен- та НЕРАВНОЗНАЧНОСТЬ,, выход остальныхrt2 -Т разр дов регистра соединены с первьп 1и входами соответствующих элементов И первой группы, выходы которых соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, тактовый вход преобразовател соединен с вторым входом элемента И и со счетным входом счетчика , вход начальной установки преобразовател соединен с установочными входШ 1и счетчика и регистра, выход элемента НЕРАВНОЗНАЧНОСТЬ, вл етс выходом преобразовател , отличающийс тем,ЧТО, с целью упрощени , он содержит вторую группу элементов И, причем входы i -го элемента И второй группы элементов И (1 ii ) соединены с теми выходами разр дов счетчика, номера которых совпадают с номерами единичных позиций двоичного разложени числа i , а .вторые входы элементов И первой группы подключены к выходам элементов И второй группы соответственно.Тираж 671 Подписное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843788687A SU1242984A1 (ru) | 1984-09-06 | 1984-09-06 | Преобразователь формы представлени логических функций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843788687A SU1242984A1 (ru) | 1984-09-06 | 1984-09-06 | Преобразователь формы представлени логических функций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1242984A1 true SU1242984A1 (ru) | 1986-07-07 |
Family
ID=21137765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843788687A SU1242984A1 (ru) | 1984-09-06 | 1984-09-06 | Преобразователь формы представлени логических функций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1242984A1 (ru) |
-
1984
- 1984-09-06 SU SU843788687A patent/SU1242984A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 781822, кл. G 06 F 15/5i, 1978. Авторское свидетельство СССР № 1164728, кл. G 06 F 15/31, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1242984A1 (ru) | Преобразователь формы представлени логических функций | |
JPS61195015A (ja) | 像信号のデイジタルフイルタリング回路装置 | |
SU1305870A1 (ru) | Устройство дл преобразовани чисел из позиционной системы счислени в модул рный код | |
SU888115A1 (ru) | Датчик случайных чисел | |
SU1686460A1 (ru) | Устройство дл вычислени импликант | |
SU1583941A1 (ru) | Устройство дл сравнени информационных массивов | |
SU888107A1 (ru) | Устройство дл формировани последовательностей чисел | |
SU1164728A1 (ru) | Преобразователь формы представлени логических функций | |
SU1339562A1 (ru) | Устройство дл ассоциативной загрузки данных | |
SU1168924A2 (ru) | Устройство ранжировани экстремальных значений | |
RU1784963C (ru) | Преобразователь кода Гре в параллельный двоичный код | |
SU783787A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный код градусов и минут | |
SU1531115A1 (ru) | Устройство дл распознавани образов | |
SU1539795A1 (ru) | Устройство дл редактировани списка | |
SU1092730A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU170210A1 (ru) | Устройство для преобразования двоично- десятичного кода в двоичный | |
SU1383336A1 (ru) | Устройство дл упор дочени массива чисел | |
SU450214A1 (ru) | Многоканальный преобразователь перемещени в код | |
SU1196885A1 (ru) | Устройство дл обмена данными | |
SU503244A1 (ru) | Устройство дл обмена информацией | |
SU1387004A2 (ru) | Устройство дл сопр жени @ датчиков с ЭВМ | |
SU1167660A1 (ru) | Устройство дл контрол пам ти | |
SU1564733A1 (ru) | Устройство дл обнаружени ошибок в параллельном коде | |
SU1275762A1 (ru) | Делитель частоты следовани импульсов | |
SU1661752A1 (ru) | Многофункциональный логический модуль |