SU1164728A1 - Преобразователь формы представлени логических функций - Google Patents

Abstract

ПРЕОБРАЗОВАТЕЛЬ ФОРМЫ ПРЕДСТАВЛЕИШ ЛОГИЧЕСКИХ ФУНКЦИЙ, содержав ий счетчик, группу элементов И, группу счетных триггеров ,0тл и чающийс  тем, что, с це-. лью повышени  быстродействи , в него введены элементы И,демультиплексор , регистр, элемент НЕРАВНОЗНАЧНОСТЬ , причем информационный вход преобразовател  соединен с первым входом элемента И, выход которого соединен с информационным входомдемультиплексора , выходы разр дов счетчика соединены соответственно с адресными входами демультиплексора, выходы которого соединены с информационными входами соответствующих разр дов регистра, первый выход которого соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, а остальные

Description

Изобретение относитс  к автомати ке и вычислительной технике и может быть использовано дл  преобразовани  форыы представлени  логических функций из совершенной дизъюнк тивной нормальной в полиноми альну|р и наоборот, например, в авт матизированных системах проектирова ни  цифровых устройств, Целью изобретени   вл етс  повыш ние его быстродействи . На чертеже представлена структур предлагаемого устройства. Устройство содержит п-разр дный двоичный счетчик 1, группу из 2 элемента И 2, управл емых счетн триггера 3, элемент И 4, демультиплексор 1 на 2, 5, 2 -разр дный статический регистр 6, элемент НЕРАВНОЗНАЧНОСТЬ 7, информационный вхо 8 устройства, выход 9 подачи такто вых импульсов, вход 10 начальной установки устройства , выход 11 ус ройства. .-. В устройстве используютс  стандартные функциональные блоки, промышпенно выпускаемые в виде интегр ных схем. Устройство работает следующим, об разом.. 1 Как известно, коэффициенты а - aj, полиномиальной формы представлени  логической функции )-ао©о(,х,©агХ.1©а,х,Х20--.@012п /1могут быть получены из коэффициенто f(D) f(0,...,0), f(,, f(l,0,...0).. «f (1,. .., 1) совершенной дизъюнктивной нормальной формы (СДНФ) той ) - функции f (Х)21 с) х х. следующм образом: Дл  пЧ) матрица . Матрица s дл  п переменных образуетс  из матрицы S дл  п-1 переменных по следук цему правилу: ,п-( Например, матрица S имеет вид 10000000 1IOOGQOO 10100000 1 I 1 10000 10001000 11001 100 10101010. Ill 111 n Матрица (S) , обратна  матрице , совпадает с самой матрицей S, .е. (ST S , поэтому обратное реобразование формы представлени  огической функции f(X) из полиномильной формы в СДНФ имеет вид:. Таким образом, имеем y.j-n-i ; ) Sj - элемент матрицы S Таккак S,; 0 при , то дл  S вычислени  а необходимы лишь первые i коэффициентов f (j ) СДНФ функции, и наоборот, дл  вычислени  коэффициента f(i) СДНФ функции необходимы лишь первые. коэффициентов а полиномиальной формы, 2. Покажем, что управл емые тригг еры, соединенные между собой таким образом, что выход каждого предьщущего триггера соединен с управл кмцим входом (V-входом) поеледзпощего триггера, на управл ющий вход первого триггера подана логическа  единица, счетные входы (Т-входы) триггеров соединеньг между собой и подключены квходу подачи тактовых импульсов и все триггеры в исходном положении наход тс  в нулевом состо нии, в каждый тактовый момент времени t формируют на своих выходах потенциалы, соответствующие элементам t-й.строки матрицы S (О t ). Обозначим состо ние j-ro тригге-. ра (1 j 1) в такте t через Qj(t). TV-триггер функционирует в соответствии с уравнением Q(t+) T(t)V(t)®Q(t), поэтокгу дл  нашего случа  имеем Q.(t+l)T(t)Q;,(t)® (t). : Отсюда получаем следующие значени  Qj(t): Таким образом, состо ние j-ro триггера в такте t соответствует эле 1енту матрицы S. Так как при любом t элементы S тождественно равны единице, то рассмотренна  схе ма из управл емых счетных триггеров формирует в такте t потенциалы, соответствующие t-й строке матршда. S . 3. Исходное положение устройст .ва, обеспечиваемое подачей сигнала Начальна  установка устройства на вход 10 устройства, следующее: триггеры 3 наход тс  в единичном состо нии, счетчик 1 и все  чейки регистра 6 наход тс  в нулевом состо нии . 3.1, Преобразование формы пред , ставлени  логических функций из СДНФ в полиномиальную. , Рассмотрим работу устройства в па узе между t-1-м и t-м тактовыми импульсами . Счетчик 1 находитс  в состо нии t. На выходах триггеров 3 сфо мированы потенциалы, соответствукщие t-1-и строке матрицы s. Низкий поте циал с входа 9 устройства поступает на один из входов элемента И 4 и формирует на его выходе низкий потенциал , который поступает на управл ющий вход демультиплексора 5 и фор мирует на его выходах низкие потенциалы независимо от состо ни  его ад ресных входов, что обеспечивает резк  хранени  информации дл  регистра 6, При этом в первых t -1  чейках регистра 6 хран тс  соответствующие коэффициенты СДНФ, а в остальных  че ках - нули. На выходе 11 устройства сохран етс  потенциал, соответству-; ющий t -I -му коэффициенту полиномиальной формы. На вход 8 устройства подаетс  потенциал, соответствующий. t-му коэффициенту СДНФ, С по влением высокого потенциала на входе 9 устройства (т.е. с tipHxo-; дом t-ro тактового импульса) состо ние счетчика 1 не изменитс , а на выходах триггеров 3 сформируютс  потенциалы , соответствуищие t-й строке матрицы S. Если на информационном входе 8 устройства находитс  низкий потенциал, то на выходе элемента И 4 формируетс  низкий потенциал, который , в свою очередь, приводит к. формированию низких потенциалов на выходах- демультиплексора 5, что обеспечивает режим хранени  информации в регистре 6, Это эквивалентно записи в t-  чейку регистра 6 нул . Если на вход 8 устройства подан высокий потенциал, то на выходе элемента И 4 формируетс  высокий потенциал-, который подаетс  на информационный вход демультиплексора о, на адресные вход которого подаютс  сигна1ш с выходов счет-, чика 1. При этом на t-м выходе демультиплексора 5 формируетс  высокий потенциал, который подаетс  на tru установочный вход регистра 6 и формирует на его t-м выходе высокий потенциал, что эквивалентно записи в  чейку регистра 6 единицы. Следовательно , по переднему фронту t-ro тактового импульса в t-ю  чейку регистра 6 заноситс  t-й коэффициент СДНФ и, таким образом, в первых  чейках этого регистра хран тс  первых t коэффициентов СДНФ. .Сигналы с выходов триггеров 6, соответствующие элементам t-й строи матрищл S , и сигналы с выходов

регистра 6, соответствующие первым t коэффициентам СДНФ, логически перемножаютс  на соответствующих элементах И 2. Полученные произведени  суммируютс  элементом НЕРАВНОЗНАЧНОСТЬ 7 и вычисленное значение коэффициента полиномиальной формы передаетс  на выход П устройства , где оно сохран етс  до следующего тактового импульса.

По заднему фронту данного тактового импульса на выходе элемента И 4 формируетс  ниэкий потенциал, что обеспечивает режим хранени  информации дл  регистра 6 и триггеров 3, а счетчик 1 переходит в t+1-e состо ние.

Таким образом, в такте t на вход устройства 8 подаетс  коэффициент f(t) СДНФ функции f(X), а на выходе

II устройства формируетс  коэффициент at полиномиальной формы представлени  этой же самой функции, С подачей 2 тактоЕ;ых импульсов

процесс преобразовани : формы предг ставлени  логической функции из СДНФ в полиномиальную форму заканчиваетс  ..

3.2. Преобразование формы представлени  логических функций из полиномиальной формы в СДНФ.

В этом случае устройство работает так же, как и в предьщущем случае . Отличие состоит в том, что в

такте t на вход 8 устройства подаетс  коэффициент ,а полиномиальной .формь представлени  логической функции f(X), а на выходе II устройства формируетс  коэффициент

(t) СДНФ той же самой функции.

Claims (1)

1. ПРЕОБРАЗОВАТЕЛЬ ФОРМЫ ПРЕДСТАВЛЕНИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ, содержащий счетчик , группу элементов И, группу счетных триггеров,От- л и чающийся тем, что, с целью повышения быстродействия, в него введены элементы И,демультиплексор, регистр, элемент НЕРАВНОЗНАЧНОСТЬ, причем информационный вход преобразователя соединен с первым входом элемента И, выход которого соединен с информационным входом'демультиплексора, выходы разрядов счетчика соединены соответственно с адресными входами демультиплексора, выходы которого соединены с информационными входами соответствующих разрядов регистра, первый выход которого соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, а остальные (2^П -1) выходов - с первыми входами соответствующих элементов И группы, V-вход первого счетного триггера соединен с шиной логической единицы,. V-вход ί-го счетного триггера группы соединен с выходом (ί -1) -го счетного триггера группы . 0. =2,2^η -1) , выходы счетных триггеров группы соединены с вторыми входами элементов И группы, выходы которых соединены с соответствующими входами элемента НЕРАВНОЗНАЧНОСТЬ, тактовый вход преобразователя соединен с счетным входом счетчика, Т-входами счетных триггеров группы и с вторым входом элемента И, вход начальной установки преобразователя соединен с установочными входами счетчика, счетных триггеров группы и регистра, выход элемента НЕРАВНОЗНАЧНОСТЬ соединен с выходом преобразователя.

   I 1164728