SU1368996A1 - Преобразователь двоичного кода в трехпозиционный код - Google Patents
Преобразователь двоичного кода в трехпозиционный код Download PDFInfo
- Publication number
- SU1368996A1 SU1368996A1 SU853965106A SU3965106A SU1368996A1 SU 1368996 A1 SU1368996 A1 SU 1368996A1 SU 853965106 A SU853965106 A SU 853965106A SU 3965106 A SU3965106 A SU 3965106A SU 1368996 A1 SU1368996 A1 SU 1368996A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- output
- input
- outputs
- signal
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
Изобретение относитс к электросв зи н может быть использовано в цифровых системах св зи с различными передающими средами.
Цель изобретени - повышение помехоустойчивости .
На фиг, 1 представлена структурна электрическа схема преобразовател двоичного кода в трехпозицион- ный код, на фиг. 2, 3 и 4 - временные диаграммы, по сн ющие работу преобразовател .
Преобразователь двоичного кода
мого и инверсного выходов триггера 7 (фиг. 2ж, з) поступает на первый и второй входы шифратора 10 символов, информаци о втором разр де с инверсного выхода триггера 8 (фиг . 2и) поступает на третий вход шифратора 10 символов, а информаци о третьем
10
разр де с пр мого и инверсного выходов триггера 9 (фиг. 2к, л) соотв т- ственно на четвертый и п тый входы шифратора символов 10,
Дл считывани троичных символов на двух троичных тактах формирова- в трехпозиционный код содержит источ- 5 тель 5 импульсов формирует периоди- ник 1 двоичной информации, последова- ческие последовательности импульсов тельный регистр 2, блок 3 синхрони- на границах тактов первого и второго зации, инвертор 4, формирователь 5 разр дов троичных символов (фиг.2н,о).
импульсов, параллельный регистр 6, состо щий из первог о, второго и третьего триггеров 7, 8 и 9, шифрлтор 10 символов, состо щий из элементов И-НЕ 11-17, формирователь 18 кодового сигнала, состо щий из триггеров 19-21, умножитель 22 частоты, управл емый делитель 23 частоты и формирователь 24 относительного трехпози- ционного биимпульсного сигнала (ОТБС) в состав которого вход т первый и второй инверторы 25 и 26, первый.
20
С помощью этих последовательностей и в.соответствии с табл, 1 троичные нули первых разр дов в виде коротких импульсов формируютс на выходе элемента И-НЕ 11 (фиг. 2п) при 1 на пр мых выходах триггеров 7 и 9 (фиг, 2ж, к) в моменты по влени импульсов считьшани на первом выходе формировател 5 (фиг.2н), Троичные О во втором разр де на выходе элемента И-НЕ (фиг. 2р) воз- 30 можны в моменты по влени импульсов
25
мого и инверсного выходов триггера 7 (фиг. 2ж, з) поступает на первый и второй входы шифратора 10 символов, информаци о втором разр де с инверсного выхода триггера 8 (фиг . 2и) поступает на третий вход шифратора 10 символов, а информаци о третьем
С помощью этих последовательностей и в.соответствии с табл, 1 троичные нули первых разр дов в виде коротких импульсов формируютс на выходе элемента И-НЕ 11 (фиг. 2п) при 1 на пр мых выходах триггеров 7 и 9 (фиг, 2ж, к) в моменты по влени импульсов считьшани на первом выходе формировател 5 (фиг.2н), Троичные О во втором разр де на выходе элемента И-НЕ (фиг. 2р) воз- можны в моменты по влени импульсов
второй и третий элементы И-НЕ 27-29, элемент ИСКЛЮЧАЩЕЕ ИЛИ 30 и первый, второй, третий и четвертый триггеры 31-34,
Преобразователь двоичного кода в трехпозиционный код работает следующим образом.
Двоична информаци от источника 1 (фиг. 2а) поступает на вход последо ват ельного регистра 2, на второй вход которого подаетс тактовый сигнал блока 3 синхронизации через инвертор (фиг, 26), благодар чему на выходах
Дл регистрации группы двоичных символов 000 входы элемента И-НЕ 14 подключены к инверсным выходам первого , второго и третьего триггеров 7-9. При по влении 1 одновременно на
последовательного регистра 2 одновременно присутствуют три разр да двоич- всех указанных выходах Хзаштрихованна область на фиг, 2з, и, л), на выходе элемента И-НЕ 14 формируетс напр жение О (фиг. 2м),
Троичные 1 в первом разр де по- gj вл ютс в виде коротких импульсов на выходе элемента И-НЕ 15 (фиг. 2т), если считывающие импульсы (фиг, 2н) совпадают с 1 на инверсном выходе первого триггера 7 (фиг. 2з) и на gj выходе элемента И-НЕ 14 (фиг. 2м). При считьтании троичных 1
ной информации (фиг, 2в, гд).На первом выходе формировател 5 (фиг. 2е) формируетс кодовый сигнал, в момент по влени фронтов импульсов которого в параллельный регистр 6 поочередно записываетс двоична информаци на каждых трех соседних.тактовых интервалах .
Шифратор 10 символов преобразует символы двоичной информации в символы троичной информации в соответствии с кодовой таблицей.
Информаци о символах в первом разр де каждой двоичной группы с пр второго
разр да отдельные импульсы последова- тапьности (фиг, 2о) по вл ютс на выходе элемента И-НЕ 16 (фиг, 2у)
на втором выходе формировател 5 (фиг. 2о) в.состо нии 1 наход тс напр жени на инверсных выходах пер- пого и третьего триггеров 7 и 9 (фиг. 2з, л), Ямпульсы, соответствующие троичным О обоих разр дов (фиг. 2п, р), суммируютс в элементе И-НЕ 13 (фиг. 2с) и поступают на формирователь 24 ОТБС,
Дл регистрации группы двоичных символов 000 входы элемента И-НЕ 14 подключены к инверсным выходам первого , второго и третьего триггеров 7-9. При по влении 1 одновременно на
всех указанных выходах Хзаштрихованна область на фиг, 2з, и, л), на выходе элемента И-НЕ 14 формируетс напр жение О (фиг. 2м),
Троичные 1 в первом разр де по- вл ютс в виде коротких импульсов на выходе элемента И-НЕ 15 (фиг. 2т), если считывающие импульсы (фиг, 2н) совпадают с 1 на инверсном выходе первого триггера 7 (фиг. 2з) и на выходе элемента И-НЕ 14 (фиг. 2м). При считьтании троичных 1
второго
разр да отдельные импульсы последова- тапьности (фиг, 2о) по вл ютс на выходе элемента И-НЕ 16 (фиг, 2у)
1 на инверсном выходе второго триггера 8 (фиг. 2и) и на выходе эле- Nента И-НЕ 14 (фиг. 2м). Через эле- ент И-НЕ 17 импульсы (фиг. 2ф), ха- Jактеризующие троичные 1 обоих разр дов (фиг. 2т, у) подаютс на вто- ррй вход формировател 24 ОТБС.
В результате по влени на выходах фратора символов 10 импульсов, со- сгветствующих троичным О и 1
(
этсутствие импульсов О и 1 соответс гвует троичным 2, не принимающим у 1астие в формировании ОТБС), осуще с гвл етс преобразование двоичной V 1формации на каждых трех тактовых и 1тервалах (фиг. 2а) в троичные сим- в шы на двух тактовых интервалах, крдирование ЗВ2Т в соответствии с аблицей.
При формировании ОТБС передача оичного осуществл етс формировани 4 переходов (любое изменение пол р- эсти напр жени ) на границе и в се- здине тактового интервала. Троична передаетс одним переходом в се- 2дине тактового интервала. Поэтому 5а эти символа передаютс двум им- лъсам внутри тактового интервала, го обеспечивает баланс сигнала по эсто нной составл ющей внутри каждо ) тактового интервала. Только пере- троичной 1 осуществл етс уст шением перехода в середине такто- IX интервалов, нарушением биимпуль- юго сигнала внутри тактового интер 1ла. Поэтому передача 1 может на- iraiaTb баланс ОТБС; Дл устранени 1к6й возможности, сохранени преи- м| ществ ОТБС кажда очередна двоич- 1 1 должна формировать уровень 1пр жени , противоположный уровню гредачи предыдущей 1.
Дл этого импульсы, соответствую- щ|1е троичным 1 (фиг. 2ф, За), че- ;з второй инвертор 26 (фиг. Зб) пе- гвод т третий триггер 33 в состо - le О (фиг. Зв). Последующее вос- гановление исходного состо ни тре- эего триггера 33 происходит благо- подключению его D-входа к шине 1тани и периодической последова- гльности импульсов в середине так- эвых интервалов (фиг. Зг), сформи- званных в управл емом делителе 23 1СТОТЫ, котора подаетс на С-вход (|)иг. Зг).
В инвертированной последователь- зсти импульсов, сформированных в
0
0
середине тактовых интервалов на втором выходе управл емого делител частоты (фиг. Зд), во втором элементе И-НЕ 28 запрещаютс (фиг. Зе) только те импульсы периодической последовательности (фиг. Зг), которые совпадают с расширенными импульсами троичных 1 (фиг. Зв).
Импульсы, соответствующие троичным О (фиг. 2с), после первого инвертора 25 поступают (фиг, Зж) на первый вход первого элемента И-НЕ 27, суммируютс с импульсами на втором 5 ходе-(фиг. Зе) и каждый фронт суммарной последовательности импуль.сов (фиг. Зз) измен ет уровень напр жени на выходе первого триггера 31, что приводит к формированию ОТБС (фиг. Зи).
Баланс ОТБС при передаче 1 обеспечиваетс следующим образом.
В момент по влени любой троичной 1 на выходе второго инвертора 26 5 (фиг. 36) уровень ЪТБС (фиг. Зи) записываетс в четвертый триггер 34 и сравниваетс с текущими уровн ми ОТБС на инверсном выходе первого триггера 31 (фиг. 3л). Результат этого сравнени на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 (фиг. 3м) подаетс на один из входов третьего элемента И-НЕ 29. В том случае, если при передаче очередной троичной 1 следует изменить уровень выходного сигнала , то это соответствует состо нию 1 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 (фиг. 3м) и поэтому на выход третьего элемента И-НЕ 29 (фиг.Зн) начинает проходить импульс троичной 1 (фиг. За), поступающий на ее второй вход. Вследствие этого, к импульсам троичных 1 на границах тактовых интервалов в сигнале (фиг. Зз) добавл ютс импульсы (фиг. Зн), что вызывает дополнительное изменение уровней в ОТБС (фиг. 3л) и устанавливаетс уровень, противоположный уровню предыдущей 1.
0
5
0
5
В свою очередь изменение уровн (фиг. 3л) переключает элемент ИСКГЙО- ЧАЮЩЕЕ ИЛИ 30, третий элемент И-НЕ 29 и поэтому длительность импульсов (фиг. Зн) на ее выходе определ етс
55 временем срабатьшани соответствующих последовательно включенных блоков и меньще длительности импульсов троичных 1 (фиг. За).
51368996
Если текущий уровень ОТБС проти
II
воположен уровню предьщущей 1, то на выходе элемента ИСКЛЮЧАМДЕЕ ИЛИ 30 наблюдаетс уровень О. По вление троичной 1 не приводит к срабатыванию третьего элемента И-НЕ 29 и изменению уровн ОТБС на границах тактовых интервалов.
В отсутствие импульсов троичных О л 1 на выходах формировател 24 через второй и первый элементы И-НЕ 28 и 28 проход т только импульсы , сформированные управл емым делителем 23 частоты в середине тактовых интервалов. Поэтому изменение состо ни первого триггера 31 будет только в середине тактовых интервалов (фиг. 3л), что соответствует передаче троичной 2 в ОТБС.
Дл устранени разбросов времени срабатывани блоков и улучшени скваности ОТБС (фиг. Зи) с выхода первого триггера 31 переписываетс на выход второго триггера 32 удвоенной тактовой частотой троичных символов (фиг. Зо), формируемой в умножителе 22 частоты.
Дл работы устройства необходим кодовый сигнал., импульсы которого должны следовать с частотой повторени троичных групп. Его формирование с соответствующими фазовыми сдвигами осуществл етс в формирователе 18 кодового сигнала. За период кодового сигнала в формирователе 18 состо ни триггеров 19-21 измен ютс в следующей последовательности.
Установившеес состо ние 1 (фи. Аб) триггера 19 в момент по влени фронта тактового сигнала (фиг. 4а) с задержкой на врем Т (где Т - тактовьй интервал двоичной информации) переписываетс на выход (фиг. Аг) триггера 20. С дополнитель ной задержкой на Т/2 соответствующий фронт тактового сигнала (фиг. 4д) с выхода инвертора 4 переводит триггер 21 в состо ние О на его инверсном выходе (фиг. 4е). Из-за обратной св зи с последнего выхода на R-вход тригера 19 его выходное напр жение сбрасываетс (фиг. 46) в нулевое состо ние . Через интервал Т/2 это состо ние очередным фронтом тактового сигнала (фиг. 4а) переноситс на выход триггера 20.
Далее через врем Т/2 тактовым сигналом (фиг. 4д) устанавливаетс
6
5
0
на инверсном выходе триггера 21 (фиг. 4е) и, следовательно, на R-BXO- де триггера 19, что восстанавливает возможность его управлени по С-входу. Поэтому с очередной задержкой на Т/2 фронтом тактового сигнала (фиг. 4а) триггер 19 переводитс в состо ние 1 (фиг. 4б) и на этом заканчиваетс формирование периода кодового сигнала , цикл работы формировател 18. При этом отметим равенство длительностей импульсов и пауз в кодом сигнале на выходах триггера 19 (фиг.46, в).
В течение каждого периода кодового сигнала только его фронт (фиг.4д) с выхода триггера 20 (первый выход формировател 5) используетс (фиг.2е) дл записи трех разр дов двоичных символов в параллельный регистр 6. Через врем Т/2 осуществл етс счи- тьшание (фиг. 2н) вторых разр дов в шифраторе 10 символов импульсами по5 ложительной полр ности (фиг. 4з),
создаваемых в формирователе 5 из переходов противофазных сигналов (фиг.4б в) с выхода триггера 19. Позже на врем ЗТ/2 первый разр д троичной ин0 формации считываетс (фиг. 2о) положительными .импульсами (фиг. Зз), также созданными в формирователе 5 второй периодической последовательностью и мпульсов, полученных из сигналов (фиг. 4б, в) триггера 19.
Таким образом, считывание троичных символов в каждом разр де осуществл етс после записи двоичных символов в параллельном регистре 6, а врем между считыванием соседних разр дов троичных символов составл ет ЗТ/2 в 1,5 раза больше длительности тактового интервала двоичной информации .
После суммировани укороченных импульсов (фиг. 4ж, з) в умножителе 22 частоты формируетс удвоенна тактова частота троичных символов (фиг. 4и), использование которой (фиг. Зо) при перезаписи трехпозици- онного биимпульсного сигнала-(фиг. Зи) с выхода первого триггера 31 на выход (фиг. Зп) второго триггера 32, позвол ет улучшить скважность ОТБС.
Кроме того, удвоенна тактова частота (фиг. 4и) используетс в управл емом делителе 23 частоты дл формировани периодической последовательности импульсов (фиг. 4к, л).
5
0
0
5
ф
р
пг Pi
сположенных в середине троичных ктовых интервалов и необходимых )иг. Зг, д) дл формировани ОТБС. феделенность фазы управл емого де- гтел 23 частоты обеспечивает под- ючение его управл ющей цепи к вы- ду формировател 5.
ормула изобретени
Преобразователь двоичного кода в ехпозиционный код, содержащий посл вательно соединенные источник дво- ной информации и последовательный гистр, выходы которого подключены входам соответствующих триггеров раллельного регистра, С-входы кото X объединены и подключены к выходу
КС цового сигнала формировател кодовсго сигнала, а инверсные выходы всех 2о инвертора и вход второго инвертора.
д т последовательно соединенные пер вый инвертор, первый элемент И-НЕ, первый триггер и второй триггер, по ледовательно соединенные второй инвертор , третий триггер и второй эле мент И-НЕ, выход которого подключен к второму входу первого элемента И- НЕ, и последовательно соединенные четвертый триггер, элемент ИСКЛЮЧАЮ ЩЕЕ ИЛИ и третий элемент И-НЕ, выход которого подключен к третьему входу первого элемента И-НЕ, пр мой выход первого триггера и выход второго -инвертора подключены к соответствующим входам четвертого триггера а инверсный выход первого триггера подключен к другому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход первого
TIиггеров параллельного регистра и щ мой выход последнего триггера пара плельного регистра подключены к ее этветствующим входам шифратора сим- пов, выход блока синхронизации
вс
ПС включен к первому тактовому входу фо )мировател кодового сигнала непос- petCTBeHHo, а к второму тактовому вх )ду формировател кодового сигнала
объединенный с другим входом третьего элемента И-НЕ, вл ютс соответственно входами формировател относительного трехпозиционного биимпуль 25 сного сигнала, выходгши которого вл ютс выходы второго триггера, введены последовательно соединенные умножитель частоты и управл емый делитель частоты, при этом пр мой выход
и ре
с тактовому входу последовательного зо ПЕРВОГО триггера параллельного реистра - через инвертор, при этом
гистра подключен к дополнительному входу шифратора символов, выходы фо мировател импульсов подключены к соответствующим входам умножител частоты, дополнительный выход форми ровател импульсов подключен к упра л ющему входу управл емого делител частоты, выходы которого и выход ум ножител частоты подключены соответ ственно к С-входу третьего триггера к другому входу второго элемента И- НЕ и к С-входу второго триггера формировател относительного трехпозиционного биимпульсного сигнала.
вы соды формировател кодового сигнала через формирователь импульсов под- клэчены к входам записи шифратора волов, выходы которого подключены
си
соответствующим входам формирова- 1 относительно трехпозиционного нала, отличающийс 1, что, с целью повышени помехо- гойчивости, формирователь относи-
те си те ус
теЬьного трехпозиционного сигнала вы голнен в виде формировател относи сн
ельного трехпозиционного биимпуль- го сигнала, в состав которого вхо
ю
е- 15
368996
д т последовательно соединенные первый инвертор, первый элемент И-НЕ, первый триггер и второй триггер, последовательно соединенные второй инвертор , третий триггер и второй элемент И-НЕ, выход которого подключен к второму входу первого элемента И- НЕ, и последовательно соединенные четвертый триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и третий элемент И-НЕ, выход которого подключен к третьему входу первого элемента И-НЕ, пр мой выход первого триггера и выход второго -инвертора подключены к соответствующим входам четвертого триггера, а инверсный выход первого триггера подключен к другому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход первого
инвертора и вход второго инвертора.
объединенный с другим входом третьего элемента И-НЕ, вл ютс соответственно входами формировател относительного трехпозиционного биимпуль- сного сигнала, выходгши которого вл ютс выходы второго триггера, введены последовательно соединенные умножитель частоты и управл емый делитель частоты, при этом пр мой выход
гистра подключен к дополнительному входу шифратора символов, выходы формировател импульсов подключены к соответствующим входам умножител частоты, дополнительный выход формировател импульсов подключен к управл ющему входу управл емого делител частоты, выходы которого и выход умножител частоты подключены соответственно к С-входу третьего триггера, к другому входу второго элемента И- НЕ и к С-входу второго триггера формировател относительного трехпозиционного биимпульсного сигнала.
I 100 1 о 1.0 . 1 0.0.0 100
a
г
(риг, 2
Фиг 4
Claims (1)
- ормула из Преобразователь ехпозиционный код, под— к выо б р е т е двоичного кода в содержащий посления гистр, выходы которого подключены входам соответствующих триггеров раллельного регистра, С-входы кото15 го сигнала, а инверсные выходы всех , выход блока синхронизации , а к второму тактовому < тактовому входу последовательного через инвертор, при этомТ] д< вательно соединенные источник двоИ’ ной информации и последовательный Р< к пг pt х объединены и подключены к выходу кс цового сигнала формирователя кодовс тр иггеров параллельного регистра и прямой выход последнего триггера паре плельного регистра подключены к сс этветствующим входам шифратора симвс пов пс включен к первому тактовому входу фо эмирователя кодового сигнала непосре :;ственно вх эду формирователя кодового сигнала и регистра вы соды формирователя кодового сигнала кл эчены к входам записи шифратора си «волов к те си те ι ус теЛьного трехпозиционного сигнала вы юлнен в виде формирователя относи сн >го сигнала через формирователь импульсов под, выходы которого подключены соответствующим входам формирова1Я относительно трехпозиционного •нала, отличающийся , что, с целью повышения помехо•ойчивости, формирователь относи'ельного трехпозиционного биимпуль, в состав которого вхоСимволы J дят последовательно соединенные первый инвертор, первый элемент И-НЕ, первый триггер и второй триггер, последовательно соединенные второй инвертор, третий триггер и второй элемент И-НЕ, выход которого подключен к второму входу первого элемента ИНЕ, и последовательно соединенные четвертый триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и третий элемент И-НЕ, выход которого подключен к третьему входу первого элемента И-НЕ, прямой выход первого триггера и выход второго -инвертора подключены к соответствующим входам четвертого триггера, а инверсный выход первого триггера подключен к другому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем вход первого инвертора и вход второго инвертора, объединенный с другим входом третьего элемента И-НЕ, являются соответственно входами формирователя относительного трехпозиционного биимпульсного сигнала, выходами которого являются выходы второго триггера, введены последовательно соединенные умножитель частоты и управляемый делитель частоты, при этом прямой выход первого триггера параллельного регистра подключен к дополнительному входу шифратора символов, выходы формирователя импульсов подключены к соответствующим входам умножителя частоты, дополнительный выход формирователя импульсов подключен к управляющему входу управляемого делителя частоты, выходы которого и выход умножителя частоты подключены соответственно к С-входу третьего триггера, к другому входу второго элемента ИНЕ и к С-входу второго триггера формирователя относительного трехпозиционного биимпульсного сигнала.Группа символовДвоичные ООО 001 011 010 110 111 101 100Троичные02 12 22 01 21 20 10
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853965106A SU1368996A1 (ru) | 1985-10-10 | 1985-10-10 | Преобразователь двоичного кода в трехпозиционный код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853965106A SU1368996A1 (ru) | 1985-10-10 | 1985-10-10 | Преобразователь двоичного кода в трехпозиционный код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1368996A1 true SU1368996A1 (ru) | 1988-01-23 |
Family
ID=21201354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853965106A SU1368996A1 (ru) | 1985-10-10 | 1985-10-10 | Преобразователь двоичного кода в трехпозиционный код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1368996A1 (ru) |
-
1985
- 1985-10-10 SU SU853965106A patent/SU1368996A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1493555A (en) | Decoding circuit for binary data | |
SU1368996A1 (ru) | Преобразователь двоичного кода в трехпозиционный код | |
CA2017539A1 (en) | Method and apparatus for receiving a binary digital signal | |
SU1721809A1 (ru) | Устройство преобразовани последовательности пр моугольных импульсов напр жени | |
SU1746536A2 (ru) | Устройство дл передачи дискретной информации | |
SU831092A3 (ru) | Устройство синхронизации цифровыхСигНАлОВ | |
SU1183949A1 (ru) | МНОГОФАЗНЫЙ ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР напряжения | |
SU1259494A1 (ru) | Преобразователь кодов | |
SU1721836A2 (ru) | Устройство дл передачи и приема данных | |
SU1361727A1 (ru) | Способ тактовой синхронизации приемника двоичного частотно-модулированного сигнала и устройство дл его осуществлени | |
SU1100728A1 (ru) | Многоканальный преобразователь кода во временной интервал | |
SU1328931A1 (ru) | Устройство фазировани временного интервала с тактовыми импульсами | |
SU571806A1 (ru) | Многоуровневое устройство дл сравнени | |
RU2022448C1 (ru) | Имитатор шумоподобных сигналов | |
SU1552392A1 (ru) | Устройство циклового фазировани дл волоконно-оптических систем передачи информации | |
SU1656685A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU1737745A1 (ru) | Устройство кадровой синхронизации | |
SU1647890A1 (ru) | Декадное счетное устройство | |
SU1603360A1 (ru) | Генератор систем базисных функций Аристова | |
SU1192120A1 (ru) | Генератор последовательности импульсов | |
RU1815670C (ru) | Устройство перемежени данных | |
SU1394410A1 (ru) | Цифровой фазовращатель | |
SU1709534A1 (ru) | Преобразователь кода | |
SU1709527A1 (ru) | Многоканальный цифроаналоговый преобразователь | |
SU1406794A1 (ru) | Преобразователь частоты следовани импульсов в посто нный ток или напр жение |