SU1242968A1 - Буферное запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычисли- тельной технике, а именно к устрой-. .ствам дл  обработки и хранени  цифровой информации, и может быть использовано при необходимости согласовани  устройств, работающих с различными темпами обработки информации. Цель .изобретени  - расширение области применени  устройства за счет адаптации устройства к виду и скорости принимаемой и выдаваемой информации. Устройство содержит группы элементов И и ИЛИ, элементы И, НЕ, ИЛИ-НЕ, НЕ- ИЛИ, НЕ-И, триггеры, счетчики адресов записи и считьшани , выходной регистр, сдвиговые регистры, компаратор , сумматор по модулю два и накопитель , соединенные между собой- в соответствии с выполн емыми функци ми . Изобретение позвол ет накапливать произвольно во времени поступающую от источника информацию, формировать из нее массивы одинакового размера и передавать их стартстопно- му приемнику информации, а получать массивы такого же или меньшего объема от стартстопного источника и пер е- давать их в произвольном темпе прием-, кику информации. При этом устройство позвол ет измен ть направление потока информации как асинхронного (синхронного ) источника информации к старт- стопному ее приемнику, так и от стартстопного источника информации к асинхронному (синхронному) ее приемнику , осуществл   в обоих случа х управление стартстопным устройством в зависимости от количества накопленной в устройстве информации., 1 з.п. ф-лы, 2 ил. с Ф Ю 4 IS9 ;о О5

Description

Изобретение относитс  к вычислительной технике и может использовать с  в устройствах передачи данньк.

Целью изобретени   вл етс  расширение области применени  за счет адаптации устройства к виду и скороети принимаемой и выдаваемой информации .

На фиг, 1 представлена схема уст-, ройства) на фиг. 2 - функциональна  схема блока управлени .

Устройство содержит (фиг. 1) первую 1, вторую 2, третью 3 и четвертую 4 группы элементов И, первую 5 и вторую 6 группы элементов ИЛИ, счетчик 7 адресов записи, счетчик 8 адресов считывани , первый 9, второй 10 и третий 11 элементы И, первый 12, второй 13, третий 14, четвертый 15 и п тый 16 триггеры, сумматор 17 по модулю два, компаратор 18, элемент НЕ-ИЛИ 19, блок 20 управлени , накопитель 21, выходной регистр 22.

Блок 20 управлени  (фиг. 2) содержит первьш 23 и второй 24 сдвиго ные регистры, первый 25, второй -26, третий 27 и четвертый 28 элементы НЕ первый 29 и второй 30 элементы НЕ-И, первый 31, второй 32 и третий 33 элементы .

- Кроме того, устройство имеет входы с первого по четвертый 34-37 и выходы с первого по четвертый 38-41. Группы 1 и 2 элементов И совместно с группой 5 элементов ИЛИ могут быть вьтолнены на микросхемах 564ЛС2 так же, как и группы 3 и 4 элементов И совместно с группой 6 элементов ИЛИ. Счетчики 7 и 8 могут быть выполнены на ми кросхемах 564ИЕ10, элементы И 9-11, НЕ-И 29 и 30 и элементы ИЛИ-НЕ 31-33 на микросхемах 564ЛЕ5 триггеры 12-16 - на микросхемах .564ТМ25 сумматор 17 по модулю два - на микросхемах 564ЛП2, компара-тор 18 - на микросхемах 564ИП25 элемент НЕ-ИЛИ 19 - на микросхемах 564ЛА7, накопитель 21 - на микросхемах 564РЗ выходной регистр 22 - на микросхемах 564ТМ2 с объединенными R- и С-входа- ivffi триггеров, сдвиговые регистры 23 и 24 - на микросхемах 564ИР25 элемен ты НЕ 25-28 - на микросхеме 564ЛН2. Устройство рабод ает следующим образом.

Перед началом любого пз режимов Прием информации или Выдача информации на устойчивый вход устройства аоступает импульс установки, сбрасы

5

0

вающии все триггеры, счетчики и регистры в исходное (нулевое).состо ние,

В режиме Прием информации сигнал прием на втор)ых входах элементов И третьей группы 3 и второй элемент ИЛИ второй группы 6 импульсов тактовой частоты записи, сопровождающей входную информацию на вход синхронизации первого триггера 12, который переходит в состо ние 1, и при нахождении триггера 15 в состо нии О (нет считывани  информации в данный момент) элемент И 9 разрешает включение триггера 14 по первому импульсу опорной частоты, посто нно присутствующей на входе устройства и на входе 36 блока управлени .

Сигнал с выхода триггера 14 (сигнал разрешени  записи) поступит на второй управл ющий вход накопител  21 (вход Запись-чтение), разрешит прохождение кода адреса с выхода счетчика 7 адресов записи через группу 1 элементов И и группу 5 элементов 5 ИЛИ на адресные входы накопител  21. Также этот сигнал поступает на счетный вход счетчика 7, который по его заднему фронту изменит свое состо ние (содефжимое счетчика увеличитс  на единицу) и на первый вход 34 блока 20 управлени , в котором при этом записываютс  в сдвиговый регистр 23 и сдвигаютс  в нем символы 1 по каждому такту опорной частоты.

В течение временного интервала, когда на выходе сдвигового регистра 23, подключенному к входу элемента НЕ 25, логическ:а  1, з- на выходе, подключенном к .второму дзходу элемента 29, логический О, элемент НЕ-И 29 сформирует импульс, который начнетс  позже, а окончитс  раньше сигнала разрешени  записи на врем , кратное периоду опорной частоты, этому периоду будет кратна и длительность упом нутого импульса, который через элемент ШИ-НЕ 31 поступит на выход 38 блока 20 управлени  и на первый управл ющий вход накопител  21 (вход выбора кристалла).

Считывание информации из накопител  21 не прок сходит до тех пор, пока старший разр д счетчика 7 адресов записи не изменит свое состо ние на 1 (т.е. пока не будет заполнено 5 не менее половины накопител  21), при этом включитс  триггер 16 и разрешит прохождение импульсов тактовой частоты считывани  через третий эле0

5

0

5

0

3

мент И группы 3, третий элемент ИЛИ группы 6 и элемент И 11 на вход синхронизации триггера 13.

.Одновременно, в результате сравнени  состо ний старших разр дов счетчика 7 адресов записи и счетчика 8 адресов считывани  на выходе сумматора 17 по модулю два по витс  сигнал Запрос, который через первый элемент И группы 3 и первый элемент ИЛИ группы 6 выдает приемнику информацию дл  запроса на считывание им из устройства информации,

Импульсы тактовой частоты считывани  перевод т в состо ние 1 триггер 13 и, если в этот момент нет сигнала , разрешающего запись на выходе элемента И 9, элемент И 10 разреишт включение триггера 15 по первому импульсу опорной частоты.

Сигнал с выхода триггера 15 (сигнал разрешени  считывани ) разрешит прохождение кода адреса с выходов счетчика 8 адресов считывани  через группу 2 элементов И и группу 5 элементов ИЛИ на адресные входы накопител  21. Также этот сигнал поступит на счетный вход счетчика 8, который по его заднему фронту изменит свое состо ние (содержимое счетчика увеличитс  на единицу), и на второй вхо 35 блока 20 управлени , в который при этом записываютс  в сдвиговый регистр 24 и сдвигаютс  в нем символ 1 по каждому такту опорной частоты

В течение временного интервала, когда на выходе сдвигового регистра 24, подключенном к входу элемента НЕ 26, логическа  1, а на выходе, подключенном к второму входу элемента НЕ-И 30, логический О, элемент НЕ-И 30 аналогично элементу НЕ-И 29 при записи сформирует импульс, который через элемент -ИЛИ-НЕ 31 и выход 38 блока 20 управлени  поступит на первьй управл ющий вход накопител  21 (вход выбора кристалла).

При записи символа 1 в разр д сдвигового регистра 24, выход которого подключен к вькоду 39 блока управлени , сигнал с этого выхода поступит на вход синхронизации выходного регистра 22, в который при этом перепишетс  информаци  с выходов накопител  21.

При записи символов. 1 в разр д сдвиговых регистров 23 при записи и 24 при считьшании, выходы которых подключены к первым входам элементов

f5

20

2429684

ИЛИ-НЕ 32 и 33 соответственно, через элементы ИЛИ-НЕ 32 и 33, элементы НЕ 27 и 28 и выходы 40 и 41 блока 20 . управлени  на установочные входы , триггеров 12 и 13 соответственно поступ т сигналы сброса так же, как и при поступлении на установочньй вход устройства импульса установки устройства в исходное состо ние, которьш Q поступит на вход 37 блока 20 управлени , на вторые входы элементов И-НЕ 32 и 33 и через инверторы 27 и 28 - на установочные входы триггеров 12 и 1-3 соответственно.

Сброс триггеров 12 и 13 приведет к записи символов О в триггеры 14 и 15 и в сдвиговые регистры 23 и 24 соответственно.

Входна  информаци  поступает на информационные входы накопител  через четвертый и последующие элементы И групп 3 и четвертый и последующие элементы ИЛИ группы 6.

В режиме Прием информации информаци  стартстопному управл емому приемнику информации вьщаетс  массивами, равнйгми по величине половине объема накопител  21, независимо от скорости и неравномерности поступлени  информации от источника информации.

В режиме Вьщлча информации устройство работает аналогично режиму Прием со следуюнщми отличи ми.

Вместо группы 3 элементов И сигналы проход т через группу 4 элемен- 35 тов И. . .

Сигнал Запрос сформируетс  при условии совпадени  старших разр дов счетчика 7 адресов записи и счетчика 8 адресов считывани , при этом сиг- нал Запрос формируетс  на выходе сумматора 17 по модулю два или при условии, если содержимое п - 1 млад ших разр дов счетчика 7 адресов записи не больше содержимого п - 1 младших разр дов счетчика 8 адресов

25

30

40

5

считывани , при этом сигнал Запрос формируетс  на выходе компаратора 18. На выход Запрос устройства любой

J13 упом нутых сигналов поступает через элемент НЕ-ИЛИ 19 и первые элементы И группы 4 и ИЛИ группы 6.

Таким образом, запрос на начало вьщачи очередного массива выдаетс  стартстолному источнику информации при условии, если свободного - не менее половины объема накопител  21.

.Триггер 16 ра1зрешает прохождение тактовой частоты считывани  через элемент И 11 только в том случае, если после включени  одного из режимов объем записанной в накопитель информации достиг половины объема накопител  и старший разр д счетчика адресов записи изменил свое состо ние.

Технико-экономические преимущества предлагаемого устройства заключаютс  в том, что оно позвол ет накап- ливать произвольно во времени поступающую от источника информацию, .формировать из нее массивы одинакового размера и передавать их стартстопном приемнику информации или получать массивы такого же или меньшего объема от стартстопного источника и передавать их в произвольном темпе приемнику информации.

При этом предлагаемое устройство позвол ет измен ть направление потока информации как; от асинхронного (синхронного) источника информации к стартстопному ее приемнику, так и от стартстопного источника информаци к асинхронному (синхронному) ее приемнику , осуществл   в обоих случа х управление стартстопным устройством в зависимости от количества накопленной в буферном запоминающем устройстве информации. .

Claims (2)

1. Формула изобретени 

   1, Буферное запоминающее устройство , содержащее группы элементов И, первую группу элементов ИЛИ, выходной регистр, счетчик адресов считывани , блок управлени , триггеры, элементы И и накопитель, адресные входы которого подключены к выходам элементов ИЛИ первой .труппы, первые входы которых подключены к выходам элементов И первой, группы, вторые входы - к выходам элементов И второй группы, первые входы элементов И первой и второй групп подключены к информационным выходам счетчиков адресов записи и считьгоани  соответственно, выходы первого и второго триггеров подключены к первым входам первого и второго элементов И соответственно, выходы которых подключены к информационным входам cooTjBeTCTBBHHO третьего и четвертого триггеров, выход третьего триггера подключен к счетно му входу счетчика адресов записи, к второму управл ющему входу накопител ,, к вторым входам элементов И пер .

   .« . ,., ji;

   30

   35

   40

   45

   50

   55

   вой группы и к первому входу блока управлени , первый выход которого соединен с первым управл ющим входом накопител , выход четвертого триггера Соединен с вторым входом блока управле.ни , со счетным входом счетчика адресов считывани , с вторым входом первого элемента И и вторыми входами элементов И второй группы, о т- л .и ч а ю щ е е с   тем, что, с целью расширени  применени  за счет адапта:ции устройства к виду и скорости принимаемой и вьщаваемой информации, в него введены втора  группа элементов И, элемент НЕ-ИЛИ, компаратор и сумматор по модулю два, причем первый .вход первого элемента И третьей труппы соединен с выходом сумматора по модулю два и с первым входом элемента НЕ-Ш1И, выход которого подключен к первому входу первого элемента И четвертой группы, первые входы второго и третьего элементов И третьей группы  вл ютс  первыми входами записи и считывани  соответственно устройства, первые входы второго и третьего, элементов И четвертой группы  вл ютс  вторыми входами записи и считывани  соответственно устройства , первые входы всех последующих элементов И, начина  с четвертого, третьей и четвертой групп  вл ютс  информационными входами устройства, выходы элементов И третьей и четвертой групп соединены с соответствующими входами элементов ИЛИ второй группы, выход первого элемента ШШ второй группы - вл етс  выходом Запрос устройства, выход второго эле- - мента ИЛИ второй группы соединен с уходом синхронизации первого триггера , уста.новочный вход которого подключен к третьему входу блока управлени , выход третьего элемента ИЛИ второй группы соединен с первым входом третьего элемента И, второй вход которого ооединен с выходом п того триггера, вход синхронизации которого соединен с информационным выходом старшего разр да счетчика адресов записи, вторые входы элементов И третьей группы объединены и  вл ютс  входом Прием информации устройства, вторые входы элементов И четвертой группы объединены и  вл ютс  входом Вьщача информации устройства, вы- ход третьего элемента И подключен к входу синхронизации второго триггера.

   установочньш вход которого подключен к четвертому выходу блока управлени , выход первого элемента И подключен к второму входу второго элемента И, входы компаратора подключен к информационным выходам младших разр дов счетчиков адресов записи.и считывани  соответственно, вькод компаратора соединен с вторым входом элемента НЕ-ИЛИ, входы сумматора по модулю два подключены к информационным выходам старших разр дов счетчиков адресов записи и считывани  соответственно , информационные выходы накопител  подключены к информационным входам выходного регистра, вход синхронизации которого подключен к второму выходу блока управлени , информационные входы накопител  под- ключены к выходам элементов ИЛИ второй группы, начина  с четвертого, объединенные между собой входы синхронизации третьего и четвертого триггеров и третий вход блока управле- ни   вл ютс  входом опорной частоты устройства, объединенные информационные входы первого, второго и п того триггеров  вл ютс  входом логической единицы устройства, объединенные ус- тановочные входы третьего, четвертого и п того триггеров, счетчиков адресов записи и считывани , выходного регистра и четвертый вход блока управлени   вл ютс  установочным входом устройства.
2. 2.. Устройство по По 1, отличающеес  тем, что блок управлени  содержит сдвиговые регистры.

   JQ J5 20 25 зо

   5

   элементов НЕ-И, элементы ШШ-НЕ и элементы НЕ, причем информационные . входы первого и второго сдвиговых регистров  вл ютс  соответственно первым и вторым входами блока управ- ,лени , объединенные входы синхрони- зацим сдвиговых регистров  вл ютс  третьим входом блока управлени , первые выходы первого и второго сдвиговых регистров подключены к входам первого и второго элементов НЕ соответственно , выходы которых подключены к первым входам первого и второго элементов НЕ-И соответственно, выходы которых подключены к первому и второму входам первого элемента ИЛИ- НЕ соответственно, выход которого  вл етс  первым выходом блока управлени , второй выход первого-сдвигового регистра подключен к второму входу первого элемента НЕ-И и к первому входу второго элемента ШШ-НЕ, объединенные второй выход второго сдвигового регистра, второй вход второго элемента НЕ-И и первый вход третьего элемента ИЛИ-НЕ  вл ютс  вторым выходом блока управлени , выходы второго и третьего элементов ИЛИ-НЕ подключены к входам соответственно третьего и четвертого элементов НЕ, выходы которых  вл ютс  соответственно третьим и четвертым выходами блока управлени , объединенные установочные входы первого и второго сдвиговых регистров и вторые входы второго и третьего элементов ИЛИ-НЕ  вл ютс  четвертым входом блока управлени .

   n }fjdarj fifj

   if//7A ,

   |ч/ф ж.

   -M« J : &«OEiaH I :«ltl

   «г

   . s

   i.iS

   (1бф; f

   w KnujM g , g. - -

   fc

   El и ynbandocoi n

   S

   a

   л

   p

   «II

   3

   Редактор Н.Гунько

   Составитель В.Фокина

   Техред М.Ходанич Корректор А.Обручар

   Заказ 3707/49Тираж 671 . Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4