SU1383362A1 - Многовходовый сигнатурный анализатор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено дл  контрол  и локализации неисправностей в многовхо- довых логических блоках. Целью изобретени   вл етс  повышение быстродействи  анализатора. Сигнатурный анализатор содержит регистр 1 сдвига, элемент И-НЕ 2, блок 3 синхронизации, группу из п элементов И 4, группу из п сумматоров 5 по модулю два, п О-триггеров 6, блок 7 пам ти эталонов, блок 8 сравнени , D-триггер 9, регистр 10 сдвига, элемент 11 индикации и узел 12 индикации . При наличии ошибки на одном из входов анализатора осуществл етс  автоматическа  локализаци  неисправного входа. 1 3. п. ф-лы, 3 ил. S. S

Description

Лог.1 ,-аЗ

а

(J5

W

ОО

00 со оо

О)

ю

Изобретение относитс  к вычислительной технике и предназначено дл  контрол  и локализации неисправностей в многовходовых логических блоках.

Целью изобретени   вл етс  повышение быстродействи  анализатора.

На фиг. 1 приведена функциональна  схема многовходового сигнатурного анализатора (частный случай дл  количества входов и образующего полинома ф(х) х +Х + х + 1); на фиг. 2 - функциональна  схе.ма блока синхронизации; на фиг. 3 - временна  диаграмма функционировани  анализатора.

Многовходовый сигнатурный анализатор (фиг. 1) содержит регистр 1 сдвига, элемент И-НЕ 2, блок 3 синхронизации, группу из п элементов И 4, группу из п сумматоров 5 по модулю два, п 1)-триггеров 6, блок 7 пам ти эталонов, блок 8 сравнени , триггер 9 ошибки, регистр 10 сдвига, элемент 11 индикации , узел 12 индикации.

Блок синхронизации (фиг. 2) содержит два Л 5-триггера 13 и 14, элемент 15 задержки , элемент И-НЕ 16, генератор 17 тактовых импульсов, элемент ИЛИ 18, элемент 19 задержки, счетчик 20, //(-триггер 21, элемент НЕ 22, три элемента И,23-25, переключатели «Сброс 26 и «Пуск 27.

Многовходовый сигнатурный анализатор работает следующим образом.

По нажатии переключател  «Сброс 26 на выходе триггера 13 формируетс  импульс . положительной пол рности, который устанавливает в нулевое состо ние триггеры 21 и 9 и регистр 10. По нажатии переключател  «Пуск 27 на выходе триггера 14 формируетс  импульс отрицательной пол рности, который проходит через элемент ИЛИ 18 и устанавливает в нулевое состо ние счетчик 20 и триггеры 6. Этим же импульсом в единичное состо ние устанавливаютс  все разр ды регистра 1, что обеспечивает прохождение информации с входов сигнатурного анализатора ai-as через открытые элементы И 4 на входы сумматоров 5 по модулю два. По положительному фронту этого импульса элемент 19 задержки формирует импульс положительной пол рности длительностью Т|, котора  должна быть больше периода .следовани  тактовых импульсов, снимаемых с генератора 17 тактовых импульсов . Импульс элемента 19 поступает на /- вход //(-триггера 21 и по отрицательному фронту тактового импульса триггер 21 переходит в единичное состо ние и открывает элемент И 23, через который тактовые импульсы начинают поступать на синхровходы / -триггеров 6 и счетный вход счетчика 20.

На входы сигнатурного анализатора поступают двоичные последовательности с выходов провер емого устройства, которые с помощью многовходового сдвигового регистра с линейными обратными св з ми, выполненного на триггерах 6 и сумматорах 5 по модулю два, сворачиваютс  в сигнатуру. После того, как счетчик 20 заполн етс  (все тестовые последовательности поданы на провер емое устройство), на его

выходе переполнени  формируетс  импульс отрицательной пол рности. Этот импульс через открытый элемент И 25 поступает на синхровход триггера 9 ошибки и осуш,еств- л ет запись в этот триггер результата сравQ нени  полученной сигнатуры, наход щейс  в триггерах 6, и эталонной сигнатуры, хран щейс  в блоке 7 пам ти эталонов, по адресу, поступающему с регистра 1.

По положительному фронту импульса переполнени  счетчика на выходе элемен5 та 15 формируетс  импульс положительной пол рности длительностью Т2, котора  должна быть больше периода тактовых импульсов. Этот импульс поступает на /(-вход триггера 21 и по отрицательному фронту тактового импульса //(-триггер 21 устанавливаетс  в нулевое состо ние.

При совпадении полученной и эталонной сигнатур триггер 9 остаетс  в нулевом состо нии , элемент И-НЕ закрыт и процесс диагностики прекращаетс , провер емое уст5 ройство исправно. Если же полученна  и эталонна  сигнатуры не совпали, триггер 9 ошибки устанавливаетс  в единичное состо ние и сигнатурный анализатор переводитс  в режим локализации неисправного выхода провер емого устройства.

0 При этом открываютс  элемент 16 и элемент 24, а закрываетс  элемент 25, регистр 1 переводитс  в режим сдвига. Через открытый элемент 16 импульс, сформированный элементом 15, поступает через элемент ИЛИ 18 на установочные входы D-триггеров 6,

5 перевод  их в нулевое состо ние, и осуществл ет сдвиг на один разр д содержимого регистра 1. Первый разр д регистра 1 при этом устанавливаетс  в «О, а остальные - в «1. «О в первом разр де регистра 1 за0 крывает второй и четвертый элементы И 4. Таким образом, на сумматоры 5 подаютс  последовательности только со входов (21, аз и as. Импульсом, сформированным элементом 19, триггер 21 переводитс  в единичное состо ние , и тем самым разрешаетс  прохождение

5 тактовых импульсов через элемент 23 на синхровходы триггеров 6 и на счетный вход счетчика 20. Импульсом переполнени  счетчика в регистр сдвига 10 заноситс  результат сравнени  полученной и эталонной сигнатур, который определ ет младший разр д двоич0 ного номера неисправного выхода. Аналогично происходит формирование второго и третьего разр дов номера неисправного выхода. При формировании второго разр да номера неисправного выхода во втором разс- р де регистра 1 находитс  логический «О, а во всех остальных - логические «1. В этом случае открыты второй и третий элементы И 4 и, следовательно, на сумматоры по модулю два 5 поступают последовательности

с входов 02 и Оз. При формировании третьего разр да номера неисправного выхода после- довательно.сти поступают со входов 04 и as. В этом случае третий разр д регистра 1 находитс  в «нуле. После того, как номер неисправного выхода сформирован в регистре 10, уровень логического «О на старшем разр де регистра 1 закрывает элемент И- НЕ 16, процесс проверки заканчиваетс . Номер неисправного выхода отображаетс  узлом 12 индикации.

Таким образом, при наличии ошибки на одном из входов анализатора осуществл етс  автоматическа  локализаци  неисправного входа, что обеспечивает суммарное повышение быстродействи  анализатора.

Claims (3)

1. Многовходовый сигнатурный анализатор , содержащий блок синхронизации, п D-триггеров, где п - число входов анализатора , п сумматоров по модулю два, п элементов И и элемент индикации, причем первый выход блока синхронизации подключен к входам установки в «О О-триггеров, синхровходы которых объединены и подклю- чены к второму вьпсоду блока синхронизации выход /-го (, п) сумматора по модулю два соединен с информационным входом t -ro /З-триггера, выход /-го () О-триг- гера соединен с первым входом (/+1)-го сумматора по модулю два, второй вход /-го cyiyiMaTOpa по модулю два соединен с выходом /-ГО элемента И, выход п-го D-триггера соединен с первым входом первого сумматора по модулю два и с третьими входами сумматоров по модулю два в соответствии с ненулевыми коэффициентами образуюш,его полинома, отличающийс  тем, что, с целью повышени  быстродействи , он содержит блок пам ти эталонов, блок сравнени , два регистра сдвига, триггер ошибки, элемент И-НЕ и узел индикации, причем первый вход /-ГО элемента И  вл етс  /-м информационным входом анализатора, /-и разр дный выход первого регистра сдвига (, /С, К log2rt) соединен с /-м входом элемента И-НЕ, с /-М разр дным адресным входом блока пам ти эталонов и с входами элемен- тов И, имеющими нуль в /-м разр де двоичной записи их номеров, 7(-й разр дный выход первого регистра сдвига соединен с входом останова блока синхронизации, выход элемента И-НЕ соединен с последовательным информационным входом первого регистра сдвига, группа параллельных информационных входов которого подключена к шине логической единицы, синхровход первого регистра сдвига соединен с первым выходом блока синхронизации, вход управлени  режимом работы первого регистра сдвига со

, j

5

0

5 0 5 п 5 0

5

единен с входом задани  режима блока синхронизации , выходом триггера ошибки и входом элемента индикации, перва  и втора  группы входов блока сравнени  соединены соответственно с выходами О-триггеров и выходами блока пам ти эталонов, выход блока сравнени  соединен с информационным входом триггера ошибки и последовательным информационным входом второго регистра сдвига, синхровходы второго регистра сдвига и триггера ошибки подключены соответственно к третьему и четвертому выходам блока синхронизации, п тый выход которого соединен с входами установки в «О триггера ошибки и второго регистра сдвига, группа выходов которого соединена с группой входов узла индикации.

2. Анализатор по п. 1, отличающийс  тем, что блок синхронизации содержит генератор тактовых импульсов, два 5-триггера, //(-триггер, счетчик, два элемента задержки, элемент И-НЕ, элемент ИЛИ, три элемента И, элемент НЕ и переключатели «Сброс и «Пуск, подвижные контакты которых соединены с шиной нулевого потенциала, размыкающий и замыкающий контакты переключател  «Сброс подключены соответственно к нулевому и единичному входам первого / 5-триггера, размыкающий и замыкающий контакты переключател  «Пуск подключены соответственно к единичному и нулевому входам второго / 5-триггера, выход первого / 5-триггера подключен к -входу //(-триггера и  вл етс  п тым выходом блока , выход второго / 5-триггера соединен с первым входом элемента ИЛИ, выход которого соединен с входом сброса счетчика, входом второго элемента задержки и  вл ютс  первым выходом блока, вход останова блока подключен к первому входу элемента И-НЕ, второй вход которого соединен с вторым входом второго элемента И, входом элемента НЕ и  вл етс  входом задани  режима блока, третий вход элемента И-НЕ соединен с выходом первого элемента задержки и /(-входом //(-триггера, выход элемента И-НЕ соединен с вторым входом элемента ИЛИ, выход второго элемента задержки соед инен с /-входом //(-триггера, С-вход которого соединен с выходом генератора тактовых импульсов и вторым входом первого элемента И, выход //(-триггера соединен с первым входом первого элемента И, выход которого соединен со счетным входом счетчика и  вл етс  вторым выходом блока, выход переполнени  счетчика св зан с входом первого элемента задержки и первыми входами второго и третьего элементов И, выход элемента НЕ соединен с вторым входом третьего элемента И, выходы второго и третьего элементов И  вл ютс  соответственно третьим и четвертым выходами блока.

J.3

3.4

17

3.5

143J 13

2i 3.2 20 15

16

3.V 3.3 З.б

3.7

Фи2.2

ПППП ппп---ппппп---ППуППП )ППППП---ППП,