SU610308A1 - Двоичный счетчик импульсов с коррекцией - Google Patents
Двоичный счетчик импульсов с коррекциейInfo
- Publication number
- SU610308A1 SU610308A1 SU762343787A SU2343787A SU610308A1 SU 610308 A1 SU610308 A1 SU 610308A1 SU 762343787 A SU762343787 A SU 762343787A SU 2343787 A SU2343787 A SU 2343787A SU 610308 A1 SU610308 A1 SU 610308A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- input
- potential
- outputs
- inputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1
Изобретение относитс к импульсной те Нике .
Известен счетчик с исправлением ложных срабатываний, содержащий счетные чейки, в котором с помощью схем совпадени на входе чейки анализируют состо ние всех предыдущих чеек счетчика, задерживают сигнал с выхода триггера при его ложном срабатывании, происщедшем до установки всех предыдущих чеек в единичные состо ни и подают сигнал по цепи обратной св зи на вход триггера дл возвращени его в исходное состо ние. Дл предотвращени повторного срабатывани цепь обратной св зи временно размыкают (I).
В данном счетчике не могут быть исправлены сбои, происход щие в такте-, когда сигналы со схем совпадени запирают цепи обратной св зи.
Наиболее близким по технической сущности к предлагаемому вл етс счетчик, содержащий формирователь импульсов, два выхода которого соединены с входами двух регистров на N триггерах, а третий выход - с одним из входов входного логического элемента И, второй вход которого св зан с выходом логического элемента ИЛИ, причем установочные входь1 . триггеров, кроме первого, первого регистра
соединеиы с нулевыми выходами триггеров второго регистра, установочный вход первого триггера второго регистра соединен с пр мым выходом первого триггера первого регистра, и логические элементы И 2).
Недостатком данного счетчика вл етс отсутствие коррекции кода, искаженного в результате сбо .
Целью изобретени вл етс введение коррекции кода, искаженного в результате сбоев. Поставленна цель достигаетс тем, что в двоичный счетчик, содержащий формирователь импульсов, два выхода которого соединены с входами двух регистров на N триггерах, а гретий выход - с одним из входов входного ло 5 гического элемента И, второй вход которого св зан с выходом логического элемента ИЛИ, причем установочные входы триггеров, кроме первого, первого регистра соединены с нулевыми выходами триггеров второго регистра, установочный вход первого триггера второго регистра соединен с пр мым выходом первого триггера первого регистра и логические элементы И, введены N-1 блоков коммутации и N полусумматоров , причем блоки коммутации включены между выходами логических ; лемеитов И и соответствующими выходами триггеров, кроме первого, первого регистра и входами соответствующих триггеров второго регистра, входы полусумматоров соединеиы с выходами соответствующих триггеров первого и второго регистров, а выходы полусумматоров соединены со входами упом нутого логического элемента ИЛИ.
Причем блок коммутации содержит два логических элемента И, логический элемент ИЛИ и инвертор.
На чертеже приведена схема счетчика.
Счетчик содержит первый регистр 1, выполненный на триггерах, второй регистр 2, аналогичный первому, формирователь 3 импульсов, логический элемент И 4, логический элемент ИЛИ 5, полусумматоры 6-9, блоки коммутации 10-12, в состав каждого из которых вход т инвертор 13, логические элементы И 14 и 15, логический элемент ИЛИ 16. В состав счетчика также вход т логические элементы И 17 и 18.
Установочные входы 19-22 регистра 1 соединены с соответствующими выходами регистра 2, а установочные входы 23-26 регистра 2 соединены с выходом регистра 1 и выходами блоков коммутации 10-12. На входы 27 и 28 регистров подаютс сигналы синхронизации, а на вход 29 регистра 1 подан сигнал с соответствующего выхода формировател 3.
Входные импульсы подаютс на вход 30 счетчика, а выходные сигналы снимаютс с выходов .
Счетчик работает следующим образом.
РассмотримПроизвольный цикл работы двоичного счетчика при отсутствии сбоев.
В результате работы после прибавлени оче редной единицы к содержимому регистра 1 на триггерах образуетс очередной код, например 1010. Тогда на установочном входе 23 регистра 2 присутствует потенциал логического нул с пр мого выхода первого разр да регистра 1. Этот же потенциал логического нул присутствует на первом входе элемента И 17 и на первом входе блока 10.
Наличие потенциала логического нул на входе элемента 17 обусловливает наличие потенциала логического нул на выходах элемента И 18, а следовательно, и на первых входах соответствующих блоков 11 и 12.
Потенциал на выходе соответствующего блока 10-12 соответствует потенциалу на ее втором входе, если на его первом входе присутствует потенциал логической едииицы, и потенциалу на его третьем входе, если на его первом входе присутствует потенциал логического нул .
Потенциал логической единицы с первого входа соответствующего блока 10-12 разрешает срабатывание элемента 14 под воздействием сигнала со второго входа данного блока 10-12 и через инвертор 13 закрывает элемент 15. Потенциал логического нул с первого входа соответствующего блока 10-12 закрывает элемент 14 и через инвертор 13 разрешает срабатывание элемента 15 под воздействием сигнала с третьего входа данного блока 10-12. Выходные сигналы элементов 14 р
15 через элемент 16 поступают на выход данного блока из блоков 10-12.
Таким образом, наличие потенциала «нул на первых-входах данного блока 10-12 вызывает по вление на их выходах потенциалов с нулевых выходов соответствующих разр дов регистра 1.
Следовательно, на установочном входе 24 регистра 2 по витс потенциал логического нул , на установочном 25 входе - потенциал логической единицы, на установрчном входе 26 - потенциал логического нул , т. е. на установочных входах регистра 2 сформируетс код 0100.
Этот код вл етс обратным кодом числа 1011, т. е. числа, большего, чем число, хран щеес в регистре 1, на единицу.
Таким образом, по коду в регистре 1 на установочных входах регистра 2 формируетс код, который должен быть в регистре 1 после следующего шага сложени с единицей.
Входной сигнал двоичного счетчика поступает на вход формировател 3. По этому сигналу на вь ходах формировател 3 формируетс тройка пр моугольных импульсов, сдвинутых один относительно другого на врем переходных процессов в регистрах при установке соответствующих кодов.
Первый импульс тройки поступает на вход синхронизации регистра 2. По заднему фроиту этого импульса происходит запись кода 0100 в регистр 2. Второй импульс тройки поступает на счетный вход регистра 1 на триггерах, по окончании переходных процессов в (егистре 1 установитс следующий крд на единицу больше предыдущего (т. е. код 1011).
Потенциал с инверсных и пр мых выходов одноименных разр дов регистров 1 и 2 поступают на выходы соответствующих полусумматоров . Поскольку эти иотенциалы в каждом разр де одинаковы, то на выходах полусумматоров присутствуют потенциалы логического нул . Нулевые потенциалы с выходов полусумматоров поступают на соответствующие входы элемента 5, на выходе которого, а значит и на втором входе элемента 4, по вл етс также нулевой потенциал.
Третий импульс тройки поступает на первый вход элемента 4. Однако он закрыт кулевым потенциалом на его втором входе и код из регистра 2 в регистр 1 не переписываетс . В последующих циклах устройство функционирую ет так же.
Каждый цикл работы счетчика при наличии сбоев аналогичен соответствующему циклу работы устройства при их отсутствии с той разницей , что, если произошел сбой и в регистре 1 после прибавлени очередной единицы вместо правильного кода, например 1010, ошибочно зафиксируетс код, например, 1100, то на выходах полусумматоров 6--8 по вл ютс потенциалы логической единицы, которые поступают на входы элемента 5 и вызывают на его выходе , а следовательно, и на втором входе элемента 4 по вление потенциала логической единицы . Вследствие этого третий импульс тройки поступает через элемент 4 на вход синхронизации регистра 1 и по его заднему фронту пере
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762343787A SU610308A1 (ru) | 1976-04-05 | 1976-04-05 | Двоичный счетчик импульсов с коррекцией |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762343787A SU610308A1 (ru) | 1976-04-05 | 1976-04-05 | Двоичный счетчик импульсов с коррекцией |
Publications (1)
Publication Number | Publication Date |
---|---|
SU610308A1 true SU610308A1 (ru) | 1978-06-05 |
Family
ID=20655564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762343787A SU610308A1 (ru) | 1976-04-05 | 1976-04-05 | Двоичный счетчик импульсов с коррекцией |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU610308A1 (ru) |
-
1976
- 1976-04-05 SU SU762343787A patent/SU610308A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8232825B2 (en) | Self-timed RS-trigger with the enhanced noise immunity | |
SU610308A1 (ru) | Двоичный счетчик импульсов с коррекцией | |
US3898444A (en) | Binary counter with error detection and transient error correction | |
US4669098A (en) | Increased resolution counting circuit | |
US4958140A (en) | Comparator unit for data discrimination | |
US5126594A (en) | Voltage spike detection circuit for use in detecting clock edge transitions within a serial communication system | |
US3613014A (en) | Check circuit for ring counter | |
SU481898A1 (ru) | Устройство дл проверки схем сравнени двоичных чисел | |
SU1019638A1 (ru) | Цифро-частотный умножитель | |
US3457434A (en) | Logic circuit | |
SU1420665A1 (ru) | Счетное устройство с контролем | |
SU369715A1 (ru) | Троичный потенциальный триггер | |
SU511631A1 (ru) | Буферный регистр | |
SU1378051A1 (ru) | Устройство восстановлени информации | |
US3458734A (en) | Shift registers employing threshold gates | |
US3739162A (en) | Serial bcd adder with radix correction | |
SU352404A1 (ru) | Кольцевой счетчик импульсов | |
SU1111177A1 (ru) | Устройство дл управлени автоматической комплектовкой деталей | |
SU1451691A2 (ru) | Устройство дл сложени и вычитани чисел по модулю @ | |
SU409387A1 (ru) | Счетчик | |
SU1383362A1 (ru) | Многовходовый сигнатурный анализатор | |
SU572934A2 (ru) | Реверсивный двоично-дес тичный счетчик импульсов | |
SU437226A1 (ru) | Счетчик импульсов | |
SU903867A1 (ru) | Устройство дл делени | |
SU468237A1 (ru) | Устройство дл сравнени чисел |