SU1381705A1 - Преобразователь синусно-косинусных сигналов в последовательность импульсов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с циф- ровьм вычислительным устройством. С целью повышени  достоверности путем формировани  сигнала начала отсчета в преобразователь синусно-косинусныж сигналов в последовательность импульсов , содержащий формирователи синусного и косинусного сигналов, выпр мител , компараторы, резистивный делитель напр жени , ключи, триггер, элемент И, блок управлени , формирователь выходных импульсов, введены формирователь сигнала начала отсчета , элемент .задержки, элемент ИЛИ, блок синхронизации и блок компараторов . 3 з.п. ф-лы, 4 ил. сл

Description

09 00

о ел

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  св зи аналоговых источников информации с цифровы вычислительным устройством.

Целью изобретени   рп етс  повышение достоверности преобразовател  путем формировани  сигнала начала отсчета, что позвол ет создать квазиабсолютную систему отсчета.

На фиг,1 и 2 представлена структурна  схема преобразовател } на фиг.З и 4 - временные диаграммы его работы при перемещении в пр мом и обратном направлени х соответственн

Преобразователь содержит форми- ронатс:п1 1 и 2 соответственно синусного и косинусного сигналов и формирователь 3 сигнала начала отсчета выпр мители ч и 5, компараторы 6 и 7, резистивный делитель 8 напр жени ключи 9 - 12, триггер 13, элемент 14 задержки, элемент И 15, элемент 1ШП 16,. блок 17 управлени , форми- ровате.чь 18 выходных импульсов, блок 19 синхронизации, блок 20 компараторов . Блок 17 управлени  содержит элемент И 21, элементы 22 и 23

задержки, элементы ИЛИ 24 - 26, инверторы 27 и 28. Формирователь 18 выходных импульсов содержит элементы И 29 - 32, элементы ИЛИ 33 и 3, Влок 19 синхронизации содержит п  1 1шходовые элементы И 35 и 36 и элемент ИЛИ 37. Блок 20 содержит комги раторы 38 - 41.

Па фиг, 3 и 4 нумераци  выходных сигиалоп совпадает с номерами соот- ветст;1ун)цих элементов преобразова- те. 1 .

Преобразователь работает следующ образом.

Па выходах формирователей 1 и 2 вырабатываютс  напр жени : X, UpCos Х(фиг.З и 4) . На форми ponaTejib 3 вырабатывает импульс нулевого у 1онн  в диапазоне 225-585 . Компараторы 6 и 7 срабатывают при нулевом уровне входных сигналов. Компаратор 6 управл ет ключевым выпр мителем 4, на выходе которого формируетс  сигнал ( X). Выпр митель 5 имеет идентичную структуру и управл етс  инверсным выходным сигналом компаратора 7. На выходе выпр мител  5 вырабатываетс  напр жение - (UpCos X), Номиналы резисто рав делител  8 выбраны, так, чтобы

д

20 25

30

О

5

0

переходы напр жени  через нулевой уровень в общих точках резисторов происходили при фазе входного сигнала Ugsin X 18, 36, 54 и 72. Фазы О и 90 ° регистрируютс  компараторами 6 ,и 7, а указанные четыре фазы определ ютс - по срабатыванию компараторов 36 - 39. Компараторы выполн ютс  с положительной обратной св зью, поэтому сигналы поступают на их инвертирующие входы. Обозначим сигналы на выходах компараторов через А, В, С, D, Е, Г . Наар жени  с резистивного делител  8 поступают непосредственно на компараторы 37 и 38, регистрирующие фазы 36(144) и 54°(126°). Компараторы 36 и 39 одновременно испо/ть- зуютс  и дл  формировани  сигнала начала отсчета. Выходные сигналы и, и Uj формируютс  логическими элементами блока 17 управлени  и формировател  18. Аналоговые ключи 9-12 подключают компараторы либо к формирователю 3, либо к выходам делител  8. Возможны два направлени  движени  к началу отсчета - движение справа (фиг.З) и движение слева (фиг,4), В обоих случа х инверсным сигналом компаратора 37 сбрасываетс  триггер 13. При этом ключи 9 и 12 замыкаютс , а ключи 10 и 11 размыкаютс . Задержки управл ющих сигналов, создаваемые элементами 14, 22 и 23, исключают одновременно замкнутое состо ние в парах ключей 9, 11 и 10,12, обеспечива  разв зку цепей сигнала начала отсчета и основных сигналов. Врем  задержки 2, элемента 14 выбираетс  большим времени срабатывани  аналогового ключа и сопутству1 щего переходного процесса. Величина задержки С элементов 22 и 23 должна быть больше величины задержки ,,

Переключение триггера 13 в единицу производитс  сигналом с пр мого выхода компаратора 38, что приводит к обратному переключению ключей 9 - 12. Блок 17 управлени  совместно с формирователем 18 формирует две последовательности импульсов перемещени  и, и и,сдвиг по фазе которых относительно друг друга определ етс  направлением перемещени  . В дальнейшем после обработки последовательности импульсов и, и и можно формировать величину и знак перемещени . Блок 19 синхронизации формирует импульс начала отсчета, синхронизироанный ей и.

импульсами

и. .

31381705

последовательносни пр по тр кл эл де кл эл по ро ме вх ин ко че ра к де ны и ро ве и кл му се ст ко пр

Claims (4)

1. Преобразователь синусно-коси- нусных сигналов в последовательность импульсов, содержащий формирователь синусного сигнала, выход которого подключен к входу первого компаратора и одному входу первого выпр мител , другой вход которого соединен с пр мым выходом первого компаратора формирователь косинусного сигнала, выход которого подключен к входу второго компаратора и одному входу второго вьтр мител , другой вход которого соединен с инверсным выходом второго компаратора, выходы первого и второго выпр мителей подключены к входам резистивного делител  напр жени , первый и второй выходы которого подключены к информационным входам первого и второго ключей, третий и четвертый ключи, триггер, элемент И, блок управлени , пр мые выходы первого и второго компараторов и первьй, второй, третий и четвертый выходы блока управлени  подключены к первому, второму, третьему , четвертом , п тому и шестому входам соответственно формировател  выходных импульсов, первый и второй выходы которого  вл ютс  первым и вторым выходами преобразовател , отличающийс  тем, что, t целью повышени  достоверности преобразовател , в него введены формирователь сигнала начала отсчета, блок компараторов, элемент задержки, элемент ИЛИ-НЕ и блок синхронизации выход формировател  сигнала начала отсчета подключен к информадионнЕз1М входам третьего и четвертого ключей выход первого ключа соединен с выходом третьего ключа и подключен к первому входу блока компараторов, выход второго ключа соединен с выходом четвертого ключа и подключен к второму входу блока компараторов, остальные входы которого соединены, с остальными выходами резистивного делител  напр жени , первый, второй третий, четвертый пр мые выходы и первый инверсный выход блока компа- раторов подключены соответственно к первому, второму, третьему, четветому и п тому входам блока управле

0

г n 5

5

0

5

0

5

ни , второй инверсный и четвертый пр мой выходы блока компараторов подключены к соответствуюпщм входам триггера, один выход ., которого подключен к первьом входам элемента И элемента ИЛИ-НЕ и входу элемента задержки , выход-; элемента задержки подключен к вторым входам элемента И и элемента ИЛИ-НЕ, выход элемента И подключен к управл ющим входам второго и третьего ключей, а выход элемента ИЛИ-НЕ подключен к управл ющим входам первого и четвертого ключей, инверсные выходы первого и второго компараторов, второй инверсный и четвертый пр мой выходы блока компараторов подключены соответственно к седьмому, восьмому, дев тому и дес тому входам формировател  выходных импульсов, пр мые выходы первого и второго компараторов, первый, второй и четвертый пр мые, второй инверсный выходы блока компараторов и один и другой выходы триггера подключены к первому, второму, третьему , четвертому, п тому, шестому, седьмому и восьмому входам соответственно блока синхронизации, выход которого  вл етс  третьим выходом преобразовател ,

2,Преобразователь по п.1, о т- л ич ающий с   тем, что блок управлени  содержит элемент И, два инвертора, три элемента ИЛИ и два элемента задержки, первые входы элемента И, первого, второго элементов ИЛИ, вход первого элемента задержки , первый вход третьего элемента ИЛИ  вл ютс  соответственно

с первого по п тый -входамн блока управлени , первый вход второго элемента ИЛИ через второй элемент задержки подключен к второму входу элемента И, выход которого подключен к первому инвертору и к второму входу третьего элемента ИЛИ, выход первого элемента задержки подключен к второму входу первого элемента ИЛИ, выход которого через второй инвертор подключен к второму входу второго элемента ИЛИ, выходы первого, второго и третьего элементов ИЛИ и выход первого инвертора  вл ютс  соответственно первым, вторым, третьим и четвертым выходами блока управлени ,

3.Преобразователь по п.1, о т - личающийс  тем, что формирователь выходных импульсов содержит

четыре элемента И н два элемента ИЛИ входы первого элемента И  вл ютс  первым и четвертым входами формировател , входы второго элемента И  вл ютс  шестым, восьмью и дес тым входами формировател , входы третьего элемента И  вл ютс  третьим, седьмым и дев тым входами формировател , входы четвертого элемента И  вл ютс  вторым и п тым входами формировател , выходы первого и третьего элементов И подключены к входам первого элемента ИЛИ, выход которого  вл етс  первым выходом формировател , вы- ходы второго и четвертого элементов И подключены к входам первого элемента ИЛИ, выход которого  вл етс  вторым выходом формировател .

.

0

4. Преобразователь по п.1, о т личающинс  тем, что блок синхронизации содержит два п тивхо- довых элемента И и элемент ИЛИ, входы первого элемента И  вл ютс  соответственно первым, вторым, третьим, п тым и седьмым входами блока синхронизации , первьм и второй входы первого элемента И подключены соответственно к первому и второму входам второго элемента И, остальные входы которого  вл ютс  соответственно четвертым, шестым и восьмым входами блока синхронизации, выходы первого и второго элементов И подключены к входам элемента ИЛИ, выход которого  вл етс  выходом блока синхрони зации.

(рие i

(pueZ

UoSLnXUQCOSX

0

270 . 450 540

720