SU1309310A1 - Преобразователь синусно-косинусных сигналов в последовательность импульсов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в преобразовател х перемещени  в код. С целью по- вьшени  точности преобразовател  путем уменьшени  погрешности формировани  опорного напр жени  в преобразователь синусно-косинусных сигналов в последовательность импульсов, со- держаший первый и второй нуль-органы, входы которых  вл ютс  соответственно первым и вторым входами преобразовател  и подключены к информационным входам первого и второго выпр мителей , а выходы первого и второго нуль-органов подключень соответственно к первому и второму входам формировател  выходных импульсов, резис- тивный делитель напр жени , третий нуль-орган, введены блок ключей, блок управлени , инвертор, йервый и второй элементы И, триггер. Блок управлени  содержит генератор импульсов , формирователь импульсов, шесть элементов И-НЕ, п ть элементов И, три элемента H-PfflH, элемент ИЖ-НЕ, два инвертора, шесть элементов дифференцировани , дешифратор. Формирователь выходных импульсов содержит шестнадцать элементов И-НЕ, два инвертора , четыре элемента дифференцировани , восемь элементов ИЛИ-НЕ и два триггера. Первый и второй нуль- органы формируют код квадранта. Выходное напр жение выпр мителей поступает на входы резистивного делител  напр жений, который работает в режиме фазорасщепител . В зависимости от соотношений между амплитудами входных сигналов преобразовател  срабатывают определенные ключи, в блоке управлени  формируютс  единичные сигналы на определенных выходных шинах. Из вькодных сигналов первого и второго нуль-органов, триггера и блока управлени  в формирователе выходных импульсов формируютс  две последовательности импульсов с дискретностью, соответствующей числу градаций в ре- зистивном делителе напр жени  внутри квадранта. 2 з.п. ф-лы, 6 ил. i (Л оо о со 00

Description

113

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в преобразовател х перемещени  в код.

Целью изобретени   вл етс  повышение точности преобразовател  путем исключени  формирователей опорного напр жени .

На фиг. 1-3 представлена структурна  схема преобразовател ; на фиг.А- 6 - временные диаграммы его работы.

Преобразователь содержит первый 1, второй 2 и третий 3 нуль-органы, первый 4 и второй 5 выпр мители, резис- тивный делитель 6 напр жени , блок 7 кпючей, блок 8 управлени , формирователь 9 выходных импульсов, инвертор 10, первый 11 и второй 12 элементы И и триггер 13.

Блок 8 управлени  содержит генератор 14 импульсов, формирователь 15 импульсов, первый 16, второй 17, третий 18, четвертый 19 и п тый 20 триггеры , первый 21, второй 22, третий 23, четвертый 24, п тый 25, шестой 26 элементы И-НЕ, первый 27, второй 28, третий 29, четвертый 30 и п тый 31 элементы И, первый 32, второй 33 и третий 34 элементы И-ИЛИ, элемент 35 ИЛИ, первый 36 и второй 37 инвер- торы, первый 38, второй 39, третий 40, четвертый 41, п тый 42 и шестой 43 элементы дифференцировани , дешифратор 44.

Формирователь 9 выходных импуль- сов содержит элементы И-НЕ 45-52, первый 53 и второй 54 инверторы, элементы 55-58 дифференцировани , элементы ИЛИ-НЕ 59-62, триггер 63. Остальные восемь элементов И-НЕ, че- тыре элемента ШШ-НЕ и триггер (не показаны) соединены аналогично элементам 45-52, 59-63, I Преобразователь работает следующим образом.

Входные напр жени  U sin t/и U cosif преобразуютс  в пр моугольные импульсы первым 1 и вторым 2 нуль-органами (фиг. 1 и 4, Е, F). Эти им- .пульсы управл ют первым 4 и вторым 5 ключевыми выпр мител ми, представл ющими собой усилители с измен емым знаком усилени . На выходах ключевых выпр мителей 4 и 5 формируютс  напр жени  Uplsint/ H -и о COS 1/1 (фиг. 4, и., U;j), которые питают резистивный делитель 6 напр жени , составл ющий фазовращатель. Номиналы резисторов выбираютс  таким образом, что нулевые

102

напр жени  в общих точках резисторов соответствуют фазе входного сигнала, кратной дискрете перемещени , например 18° (фиг. 4, А, В, С, D). На выходе преобразовател  формируютс  две последовательности импульсов (фиг.4, УЗ , , фронты которых формируютс  при фазе входного сигнала, кратной 18 . Таким образом, выходные сигналы преобразовател   вл ютс  результатом интерпол ции входных сигналов.

Нахождение точки с напр жением, близким к нулевому, и слежение за ней осуществл етс  с помощью блока 7 ключей и третьего нуль-органа 3.

Алгоритм управлени  ключами блока 7 заключаетс  в следующем. Если напр жение во всех точках делител  6 больше нул , то в результате переключени  ключей блока 7 и опроса третьего нуль-органа 3 замыкаетс  на нуль-орган 3 точка D. Если все напр жени  меньше нул , то к нуль- органу 3 в конечном счете подключаетс  точка А. В остальных случа х при неизменном напр жении на выводах делител  6 поочередно подключаютс  две соседние точки делител  6 к нуль органу, напр жение на которых противоположно по знаку, например при фазе входного сигнала в пределах /о

5ч поочередно подключаютс  к нуль- органу точки В и С. Частота переключений должна быть достаточно высокой дл  слежени  за парой точек, напр жение на которых противоположно по знаку. Исходное состо ние ключей блока 7 не имеет значени , так как алгоритм управлени  ключами занкну- тьш и осуществл етс  в двух направлени х .

Синхронизаци  устройства осуществл етс  тактовым генератором 14, подключенным к формирователю 15 синхроимпульсов , на выходе которого формируютс  две последовательности импульсов (фиг. 5, Uj , Ug), сдвинутых во времени.

В основе счетчика устройства лежа два триггера 16 и 17, представл ющие собой тактируемые D-триггеры в счетном включении за счет обратной св зи . Этот счетчик работает в трех режимах - остановки, пр мого счета и обратного счета. Счетными импульсами  вл ютс  импульсы с первого выхода формировател  15 синхроимпульсов (Ид), которые при остановке блокируютс  на элементе И 27. Первый тригrep 16 переключаетс  по переднему фронту Ug, а триггер 17 - по заднему фронту этого импульса, который вьще- л етс  с помощью инвертора 37 и элемента 39 дифференцировани  (фиг. 5, Ug), Все элементы дифференцировани  устройства вьщел ют положительные пе |релады напр жени  на их входах. Тако временное разделение счетных импуль- сов дл  триггеров 16 и 17 счетчика позвол ет производить изменение направлени  счета сигналами на элементе 32, исключа  срабатывание счетчи- .ка. Пр мые и инверсные выходы триггера 17 управл ют работой дешифра- тора 44, выходы которого соединены с входами управлени  ключами блока 7.

Из-за неодновременного срабатывани  триггеров 16 и 17 на выходе дешифратора 44 по вл ютс  ложные сиг- налы, например при переходе триггеров 16 и 17 счетчика из состо ни  (1,0) в состо ние (0,1) на выходе дешифратора 44 возможно формирование сигнала соответствующего состо нию (0,0). Дп  исключени  этого элемен- ты 40-43 дифференцировани  вьщел ют положительные перепады напр жений, которые фильтруютс  элементами 28, 29 (фиг. 5, Ug, и, Ug, ) и поступают на тактовый вход третьего триггера 18, записыва  в него логическую 1 с D-входа, В результате триггер 18 переключаетс  тогда, когд в счетчике устанавливаетс  очеред- ное новое состо ние после срабатывани  либо триггера 16, либо триггера 17, либо после их совместного срабатывани . Триггер 18 возвращаетс  в исходное состо ние по заднему фрон ту импульса и, вьщел емом инвертором 36 и элементом 38 дифференцировани  (фиг. 5, 0). Последовательност импульсов на выходе триггера 18 в режиме пр мого и обратного счета изоб- ражена на фиг. 5 (Uy).

Таким образом, ключ блока 7 замыкаетс  на врем  между передним и задним фронтами Ua и Us, а при вьшол нении услови  А 0 или D 7 О ключи остаютс  замкнутыми сигналами G и Н, поступающими на элементы И-НЕ 25 и 26. Опрос состо ни  нуль-органа 3 производитс  сигналом Ug(Q), фикси- рующем это состо ние в триггере 13 через элементы 11 и 12. Условие D О вы вл етс  элементом И-ИЛИ 33 и фиксируетс  в триггере 19 по заднему фронту Vg(0), По этому фронту триггер 20 формирует сигнал Пр мой счет (Т), если А, В, С О, в противном случае вьздаетс  сигнал Обратный счет (S), не играющий роли при наличии сигнала Стоп (R) с триггера 19.

Функционирование устройства (фиг.6 происходит следующим образом.

При if -( 8° триггеры 16 и 17 счетчика останавливаютс  сигналом R, а точка Д подключаетс  к нуль-органу 3 сигналом G. При 18 if 36 производитс  последовательное подключение

точек А, В, а при З6 54° точек .В, С сигналами с дешифратора 44 (К, L, М, N).

Выходные сигналы устройства Uj и ,U4 формируютс  формирователем 9. Инверторы 53, 54, элементы 55-58 дифференцировани  вьщел ют фронты импульсов с первого 1 и второго 2 нуль-органов. При этом, еспи w 0°, то триггер 63 устанавливаетс  в 1, а при 4 180° в О при движении датчика перемещений, формирующего входные сигналы преобразовател , в одну сторону и в противоположные состо ни  при движении в другую сторону. Аналогична  установка другого триггера формировател  9 производитс  при фазах 90 и 270° (фиг. 4, Uj, U). Остальные переключени  триггеров формировател  9 производ тс  по заднему фронту сигнала Ug (фиг, 5, 0; фиг. 3) при выполнении условий переключени  (фиг. 4). Uj принимает значение 1 при выоплнении условий Е О, D Oj В - О, Е 0; В О, Е 0; D О, Е 0. При переходе фазы через значение 36 выполн етс  услови-е В О (Е 0), и на выходе элемента И-НЕ 47 по витс  короткий отрицательный импульс (фиг. 6, Ug), устанавливающий триггер 63 в нулевое состо ние. Если при включении устройства на входе имеет место состо ние А О или D О, то триггер 63 может установитьс  в произвольное состо ние , которое принимает требуемое значение после изменени  входных сигналов в результате перемещени  датчика положени . Практически это имеет место, так как перед измерени ми перемещений производитс  Начальна  установка системл (поиск, например, сигнала начала отсчета).

513

Claims (3)

1.Преобразователь синусно-коси- нусных сигналов в последовательность импульсов, содержащий первый и второ нуль-органы, входы которых  вл ютс  соответственно первым и вторым входами преобразовател  и подютючены к информационным входам соответственно первого и второго вьшр мителей, а вы ходы первого и второго нуль-органов подключены соответственно k первому

и второму входам формировател  выходных импульсов, резистивный делитель напр жени , третий нуль-орган, отличающийс  тем, что, с целью повышени  точности преобразовател , в него введены блок ключей блок управлени , инвертор, первый и второй элементы И, триггер, выходы первого и второго нуль-органов подключены к управл ющим входам первого и второго выпр мителей соответственно , выходы которых подключены к входам резистивного делител  напр жени  выходы резистивного делител  напр жени  подключены к соответствующим входам блока ключей, выходы блока ключей соединены между собой и подключены к входу третьего нуль-органа выход которого подключен к одному входу первого элемента И и через инвертор - к одному входу второго элемента И, выходы первого и второго элементов И подключены соответствен- но к S- и R-входам триггера, выходы триггера подключены соответственно к третьему и четвертому входам формировател  выходных импульсов и к первому и второму входам блока уп- равлени , группа выходов которого подключена к управл ющим входам ключей , первый выход блока управлени  подключен к другим входам первого и второго элементов И, А второй, тре- тий, четвертый, п тый и шестой выходы блока управлени  подключены соответственно к п тому, шестому, седьмому , восьмому и дев тому входам формировател  выходных импульсов.

2,Преобразователь по п. 1, отличающийс  тем, что блок управлени  содержит генератор импульсов , формирователь импульсов, п ть триггеров, шесть элементов И-НЕ, п ть элементов И, три элемента И-ИЛИ элемент ИЛИ, первый и второй инверторы , шесть элементов дифференцировани , дешифратор, выход генератора

О6импульсов подключен к входу формировател  импульсов, первьш выход которого подключен к одному входу первог элемента И, а второй выход  вл етс  первым выходом блока управлени  и через первый инвертор подключен к входу первого элемента дифференцировани , выход первого элемента И подключен к С-входу первого триггера и через второй инвертор - к входу второго элемента дифференцировани , пр мой выход первого триггера подключен к первому входу дешифратора и через третий элемент дифференцировани  - к одному входу второго элемента И, инверсный выход, первого триггера подключен к его D-входу, второму входу дешифратора и через четвертый элемент дифференцировани  - к одному входу третьего элемента И, выход первого элемента И-ИЛИ подключен к С-входу второго триггера, пр мой выход которого подключен к третьему входу дешифратора и к входу п того элемента дифференгц ровани , а инверсный выход - к D-входу второго триггера , к четвертому входу дешифратора и к входу шестого элемента дифференцировани , выходы второго, третьего элементов И, п того, шестого элементов дифференцировани  подключены к соответствующим входам элемента РШИ, выход которого подключен к С-входу третьего триггера, D-вход которого соединен с шиной единичного потенциала , а выход подключен к одним входам первого и второго элементов И-НЕ и к одним входам четвертого и п того элементов И, первый, второй, третий, четвертый выходы дешифратора подключены к другим входам соответственно первого, второго элементов И-НЕ, четвертого и п того элементов И и  вл ютс  соответственно вторым, третьим , четвертым и п тым выходами блока управлени , выход первого элемента дифференцировани   вл етс  шестым выходом блока управлени  и подключен к R-входу третьего триггера и к С- входам четвертого и п того триггеров первые входы первой и второй пар входов второго элемента И-ИПИ  вл ютс  соответственно первым и вторым входами блока управлени , вторые входы первой и второй пар входов второго элемента И-ИЛИ соединены соответственно с вторым и дервыми выходами дешифратора, а выход второго элемента И-ИЛИ подключен к D-входу

четвертого триггера, пр мой выход которого подключен к одним входам третьего и четвертого элементов И-НЕ другие входы которых соединены соответственно с первым и вторым выходами дешифратора, а выходы подключены к одним входам соответственно п того и шестого элементов И-НЕ, другие входы п того и шестого элементов И-Н соединены с выходами соответственно первого и второго элементов И-НЕ, первые входы первой, второй и третье пар входов третьего элемента И-ИЛИ соединены с первым входом первой пары входов второго элемента И-ИЛИ, а вторые входы соединены соответственно с первым, третьим и четвертым выходами дешифратора, выход.третьего элемента И-ИЛИ подключен к D-входу п того триггера, пр мой и инверсный выходы которого подключены к другим входам второго и третьего элементов И соответственно, инверсный выход четвертого триггера подключен к другому входу первого элемента И, входы первой группы входов первого элемента И-ИЛИ соединены с пр мым выходом первого триггера, инверсным выходом п того триггера и выходом второго элемента дифференцировани , входы второй группы входов первого элемента И-ИЛИ соединены с инверсным выходом первого триггера, пр мым выходом п того триггера и выходом второго элемента дифференцировани , а выходы п того и шестого элементов И-НЕ и четвертого и п того лементов И  вл ютс  группой выходов блока управлени .

3. Преобразователь по п. 1, отличающийс  тем, что формирователь выходных импульсов содержит шестнадцать элементов И-НЕ, первый и второй инверторы, четыре элемента дифференцировани , восемь элементов ИЛИ-НЕ, первый и второй триггеры, входы первого и второго инверторов  вл ютс  соответственно первым и вторым входами формировател  выходных импульсов, вход первого инвертора подключен к первым входам перврго, второго, третьего и четвертого элементов И-НЕ., выход первого инвертора подключен к первым входам п того,

шестого, седьмого и восьмого элементов И-НЕ, вход второго инвертора подключен к первым входам дев того, дес того, одиннадцатого и двенадцато

, Е 55

, 09310 -8

го элементов И-НЕ, выход второго инвертора подключен к первым входам тринадцатого, четырнадцатого, п тнадцатого и шестнадцатого элементов И-НЕ,

с второй вход первого элемента И-НЕ соединен с вторыми входами третьего,п того , седьмого, дес того, двенадцатого, четырнадцатого и шестнадцатого элементов И-НЕ и  вл етс  третьим входом фор-

fO мировател ,второй вход второго элемента И-НЕ соединен с вторыми входами четвертого, шестого, восьмого, дев того , одиннадцатого, тринадцатого и п тнадцатого элементов И-НЕ и  в15 л етс  четвертым входом формировател , третий вход дев того элемента И-НЕ соединен с третьими входами двенадцатого , четырнадцатого и п тнадцатого элементов И-НЕ и  вл етс  п - 20 тым входом формировател , третий вход первого элемента И-НЕ соединен с третьими входами четвертого, шестого и седьмого элементов И-НЕ и  вл етс  шестым входом формировател ,

25 третий вход второго элемента И-НЕ

соединен с третьими входами третьего, п того и восьмого элементов И-НЕ и  вл етс  седьмым входом формировател , третий вход дес того элемента

30 И-НЕ соединен с третьими входами одиннадцатого, тринадцатого и шестнадцатого элементов И-НЕ и  вл етс  восьмым входом формировател , четвертый вход первого элемента И-НЕ сое35 динен с четвертыми входами элементов И-НЕ с второго по шестнадцатый и  вл етс  дев тым входом формировател , вход и выход первого Инвертора через первый и второй элементы дифференци40 ровани  соответственно подключены к одним входам первого и второго элементов ИЛИ-НЕ, выходы первого, второго , п того и шестого элементов И-НЕ подключены к входам третьего элемен45 та ИЛИ-НЕ, выход которого подключен к другому входу первого элемента ИЛИ-НЕ, выходы третьего, четвертого, седьмого и восьмого элементов И-НЕ подключены к входам четвертого эле-

50 мента ИЛИ-НЕ. выход которого подключен к другому входу второго элемента ИЛИ-НЕ, выходы первого и второго элементов ИЛИ-НЕ подключены соответственно к S- и R-входам первого триггера , выход которого  вл етс  первым выходом формировател , вход и выход второго инвертора через третий и четвертый элементыдифференцировани  соовтетственно подключены к одним

входам п того и шестого элементов ИЛИ-НЕ, выходы дев того, дес того, .тринадцатого и четырнадцатого элементов подключены к входам седьмого элемента ИЛИ-НЕ, выход которого подключен к другому входу п того элемента ИЛИ-НЕ, выходы одиннадцатого , двенадцатого, п тнадцатого и

I t/oiia f

н1309310-10

шестнадцатого элементов И-ЙЕ подключены к входам восьмого элемента ИЛИ- НЕ, выход которого подключен к другому входу шестого элемента ИЛИ-НЕ, 5 выходы п того и шестого элементов ИЛИ- НЕ подключенысоответственно к 5 -иК- входам второго триггера,выход которого  вл етс  вторым выходом формировател .

Пр ной cttem

.S

Обратный сует

V,

ImiiiiinMi.i « I «

1Гш|||||||||||||||||||||||| ||||||||

/г |l|I jifIII

Illltl.11l.ll

111 |i|I ч

llftinnnnrtll

Ml

I yhttt

ПППП|ф|ПППП |11.1

II

1{ ПППП|ф|ППП

/TjJL

||||

II

.ll

tt

II

|ПППП |11.1

1{ ПППП|ф|ППП

-I-HWinnnnmnnnn

It

ППП

w

Редактор Л.Лангаэо

Составитель М.Сидорова

Техред М.Ходанич Корректор А.Обручар

1804/56

Тираж 902 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4