SU1495994A1

SU1495994A1 - Многоканальный преобразователь перемещени в код

Info

Publication number: SU1495994A1
Application number: SU874344441A
Authority: SU
Inventors: Всеволод Александрович Булавский; Марклен Абдурахманович Габидулин; Игорь Давидович Лейбович; Валерий Васильевич Лобко; Юрий Николаевич Михалев; Геннадий Дмитриевич Панин; Сергей Васильевич Титов
Original assignee: Предприятие П/Я В-2725; Московский институт радиотехники, электроники и автоматики
Priority date: 1987-12-15
Filing date: 1987-12-15
Publication date: 1989-07-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл св зи аналоговых источников информации с цифровым вычислительным устройством. С целью расширени диапазона работы в многоканальный преобразователь перемещени в код, содержащий синусно-косинусные датчики (СКД) 1, первый коммутатор 2, аналого-цифровой преобразователь (АЦП) 4, блок 5 пам ти и блок 6 управлени , введены второй коммутатор 3 и формирователь 7 кода грубого отсчета (ГО), который содержит аналоговый 8 и цифровой 9 компараторы, блок 10 посто нной пам ти, блок 11 оперативной пам ти, блок 12 сравнени и реверсивный счетчик 13. Блок 6 управлени циклически вырабатывает коды адресов подключаемых каналов и последовательности управл ющих импульсов. АЦП 4 формирует код точного отсчета (ТО) выбранного канала. Из блока 5 пам ти в реверсивный счетчик 13 заноситс код ГО выбранного канала. В блоке 12 путем сравнени текущего кода ТО с предыдущим кодом ТО выбранного канала формируютс импульсы коррекции, поступающие на счетный вход реверсивного счетчика 13. При поступлении через коммутатор 3 маркерного сигнала, соответствующего нулевому положению вала СКД 1 выбранного канала, цифровой компаратор 9 сбрасывает реверсивный счетчик 13 в "О". В конце цикла код ТО запоминаетс в блоке 11, а код ГО - в блоке 5. В следующем цикле производитс формирование кодов ТО и ГО следующего канала. 1 з.п. ф-лы, 3 ил.

Description

3U

Изобретение относитс к автоматике и вычислительной технике и может быть использовано дл св зи аналого jBbix источников с цифрровым вычислительным устройством.

Целью изобретени вл етс расширение диапазона работы преобразовател путем формировани кода грубого Ьтсчета.

I На фиг. 1 приведена структурна Схема многоканального преобразовате- 1п ; на фиг. 2 - структурна схема :аналого-цифрового преобразовател

С выходов АЦП 4 код точного от счета поступает на информационные

КАЦП); на фиг. 3 - временна диаграм-,5 входы записи блока 11 оперативной

|ма работы многоканального преобразо- 1вател .

; Многоканальный преобразователь перемещени в код (фиг. 1) содержит синусно-косинусные датчики (СКД) 1, коммутаторы 2 и 3, ЛЦП 4, блок 5 пам ти , блок 6 управлени и формирователь 7 кода грубого отсчета (ГО), содержапщй аналоговый 8 и цифровой 9

пам ти, а п , и n,j старших разр дов этого кода N, гто поступают н первые группы входов блока 12 срав нени и цифрового компаратора 9 с 20 ответственно. В блоке 12 по выходн му сигналу 6 .(рис. Зв) прои водитс сравнение кода N текуще отсчета с кодом предьщущего о счета с выходов блока 11 оперативн

пам ти, а п , и n,j старших разр дов этого кода N, гто поступают на первые группы входов блока 12 сравнени и цифрового компаратора 9 со- 20 ответственно. В блоке 12 по выходному сигналу 6 .(рис. Зв) производитс сравнение кода N текущего отсчета с кодом предьщущего отг счета с выходов блока 11 оперативной

компараторы, блок 10 посто нной пам -25 пам ти и вырабатываютс импульсы ±1

коррекции кода ГО, которые поступают на счетные входа реверсивного счетчи ка 13 (фиг. Зо).

Одновременно в цифровом компара|ти , блок 11 оперативной пам ти, блок 12 сравнени и реверсивный счетчик 13. АДП 4 (фиг. 2) содержит делитель 14 напр жений, блок 15 компараторов,

шифратор 16 и фазоинвертор 17. Шифра-зо торе 9 производитс сравнение кода тор 16 содержит сумматоры 18- 20 по . выходным кодом блока 10 модулю два.

Многоканальный преобразователь пе- . ремещени в код работает следующим

(фиг, Зи) посто нной пам ти, в который при регулировке преобразовател дл каждого СКД 1 занос тс коды положени маркерного сигнала -в диапазо не кода ТО. При совпадении входных кодов цифрового компаратора 9 и нали чии единичного маркерного сигнала с выхода аналогового компаратора 8 (в нулевом периоде ТО) выходной сигнал цифрового компаратора 9 сбрасывает в ноль реверсивный счетчик 13 (фиг.3м) При.отсутствии выходного сигнала циф рового компаратора 9 сброс в ноль

образом.

Блок 6 управлени циклически вырабатывает коды адресов подключаемых каналов (фиг. Зд) и может быть вьшол- нен, например, в виде последователь- но соединенных генератора импульсов, счетчика и дешифратора. Синусно-косинусные сигналы СКД 1 выбранного канала через коммутатор 2 (фиг. Зе) по-

Кроме того, на выходах датчиков 1 вырабатываютс маркерные сигналы, соответствующие нулевому состо нию вала соответствующего СКД. Маркерный сигнал выбранного канала через коммутатор 3 поступает на информационный вход, компаратора 8, где по управл ющему импульсу блока 6 запоминаетс (фиг. 3л) в виде 1 или О в зависимости от наличи или отсутстви

маркерного сигнала..

С выходов АЦП 4 код точного отсчета поступает на информационные

входы записи блока 11 оперативной

пам ти, а п , и n,j старших разр дов этого кода N, гто поступают на первые группы входов блока 12 сравнени и цифрового компаратора 9 со- ответственно. В блоке 12 по выходному сигналу 6 .(рис. Зв) производитс сравнение кода N текущего отсчета с кодом предьщущего отг счета с выходов блока 11 оперативной

пам ти и вырабатываютс импульсы ±1

коррекции кода ГО, которые поступают на счетные входа реверсивного счетчика 13 (фиг. Зо).

Одновременно в цифровом компараторе 9 производитс сравнение кода . выходным кодом блока 10

торе 9 производитс сравнение кода . выходным кодом блока 10

(фиг, Зи) посто нной пам ти, в который при регулировке преобразовател дл каждого СКД 1 занос тс коды положени маркерного сигнала -в диапазоне кода ТО. При совпадении входных кодов цифрового компаратора 9 и наличии единичного маркерного сигнала с выхода аналогового компаратора 8 (в нулевом периоде ТО) выходной сигнал цифрового компаратора 9 сбрасывает в ноль реверсивный счетчик 13 (фиг.3м). При.отсутствии выходного сигнала цифрового компаратора 9 сброс в ноль

50

ступают на входы АЦП 4, где преобра- реверсивного счетчика 13 не произво- зуютс -в код угла точного отсчета (то) в пределах полюсного делени , Фазоинвертор 17 вместе с делителем 14 (фиг. 2) образуют фазорасщепитель, из выходных сигналов которого в блоке 15 компараторов по сигналу блока 6 (фиг. За) вырабатываетс однопере- менный код. При использовании в блоке 15 компараторов типа КР597СА2 с запоминанием сформированный код запоминаетс и в шифраторе 16,-выполненном на сумматорах по модулю 2, и преобразуетс в двоичный арифметический код (фиг. Зк).

55

дитс .

Одновременно с подключением выходных сигналов СКД 1 вь1бранного канала на выходах блока 5 формируетс код ГО предыдущего измерени в данном канале (фиг. Зз), который поступает на установочные входы реверсивного счетчика 13 и заноситс в него по сигналу блока 6 (фиг. Зб,н): Код предыдущего цикла измерени в данном канале корректируетс выходными импульсами блока 12 в текущем цикле измерени . В результате в реверсивном счетчике 13 формируетс текущий код ГО (фиг. Зн) .,

реверсивного счетчика 13 не произво-

дитс .

который по адресу подключенного канала и выходному импульсу блока 6 (фиг. Зг) записываетс в блок 5 пам ти (фиг. Зз). По этому же импульсу блока 6 (фиг, Зг) в блок 11 пам ти записываетс текущий код (фиг.Зж На этом преобразование в текущем цикле с выбранным СКД 1 заканчиваетс и блок 6 вырабатывает адрес подключе НИН следующего СКД 1, и цикл преобразовани со следуклцим СКД 1 повтор етс .

Claims

1. Многоканальный преобразователь перемещени в код, содержащий синус- но-косинусные датчики, синусный и косинусный выходы которых соединены с информационными входами первого коммутатора, выходы первого коммутатора соединены с информационными входами аналого-цифрового преобразовател , блок пам ти, блок управлени , группа выходов которого соединена с группой управл ющих входов первого коммутатора и группой управл нлдих входов блока пам ти, первый выход блока управлени соединен с управл ю- щим входом аналого-цифрового преобразовател , о тличающийс тем, что, с целью расширени диапазона работы преобразовател , в него введены второй коммутатор и формиро- ватель кода грубого отсчета, дополнительные выходы синусно-косинусных датчиков соединены с информационными входами второго коммутатора, управл ющие входы которого подключены к группе выходов блока управлени , а выход соединен с информационным входом формировател кода грубого отсчета, выходы аналого-цифрового преобразовател и выходы блока пам ти соединены соответственно с первой и группами информационных входов формировател кода грубого отсчета , группа выходов и выходы с первого по четвертый блока управлени соединены соответственно с группой

управл юЕЦих входов и с управл ющими входами с первого по четвертый формировател кодов грубого отсчета, выходы которого соединены с информационными входами блока пам ти, а четвертый выход блока управлени соединен с управл ющим входом блока пам ти .

2. Преобразователь по п. 1, о т- личающийс тем, что формирователь кода грубого отсчета содержит аналоговый компаратор, цифровой компаратор, блик посто нной пам ти, блок оперативной пам ти, блок сравнени и реверсивный счетчик, информационный вход аналогового компаратора , информационные входы блока оперативной пам ти и установочные входы реверсивного счетчика вл ютс соответственно информационным входом, первой и второй группой информационных входов формировател кода грубого отсчета, группа управл ющих входов блока оперативной пам ти, управл ющие входы аналогового компаратора реверсивного счетчика, блока сравнени и блока оперативной пам ти вл ютс соответственно группой управл ю щих входов и управл ющими входами с первого по четвертый формировател кода грубого отсчета, перва и втора группы информационных входов блока оперативной пам ти соединены с первыми группами входов -соответственно блока сравнени и цифрового компаратора , выходы блока оперативной пам ти соединены с второй группой информационных входов блока сравнени , выходы которого соединены со счетными входами реверсивного счетчика, группа управл ющих входов блока оперативной пам ти через блок посто нно пам ти соединена с второй группой информационных входов цифрового компаратора , управл ющий вход которого подключен к выходу аналогового компаратора , а выход соединен с входом сброса реверсивного счетчика, выходы которого вл ютс выходами формировател кода грубого отсчета.

/