SU1363211A1 - Логический анализатор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к средствам контрол  и наладки сложных цифровых устройств и систем. Цель изобретени  - расширение функциональных возможностей за счет анализа совокупности многотактовых логических сигналов. Анализатор содержит буферный регистр 2, блок 3 пам ти, блок 4 сравнени , блок 5 управлени , группу формирователей 7 импульсов, элемент ИЛИ 8. В анализаторе производитс  формирование признаков тактов и их запись в каналы регистрации. Число таких тактов регистрации не ограничено. 1 з. п. ф-лы, 4 ил. оо О5 СО tsD Фи2.1

Description

Изобретение относитс  к вычислитель- внешнего тактирующего сигнала по любому ной технике, в частности к технике средств из действующих входов 6. контрол  и наладки сложных цифровыхЗадержка, которую оказывает элемент

устройств и систем.ИЛИ 8 импульсам, поступающим на вход

Цель изобретени  - расширение функ- тактировани  буферного регистра 2 относи- циональных возможностей за счет обеспе- тельно импульсов, поданных на его входы,

обеспечивает уверенную запись как признаков тактов регистрации в служебные каналы (запись «1 - дл  действующего в данный- момент такта, «О - дл  всех

формировател  импульсов; на фиг. 3 - вре- 0 остальных тактов), так и входных дан- менные диаграммы работы формировател  ных в рабочие каналы регистрации, тактовых импульсов; на фиг. 4 - схемаЗаписанные в буферный регистр 2 призблока управлени .наки тактов вместе с данными, которые

Анализатор содержит группу информа- зарегистрированы в этом такте по другим ционных входов 1, буферный регистр 2, каналам, поступают на первую группу

чени  анализа совокупности многотакт- ных логических сигналов.

На фиг. 1 представлена структурна  схема анализатора; на фиг. 2 - схема

блок 3 пам ти, блок 4 сравнени , блок 5 управлени , группу синхровходов 6, группу из п формирователей 7 импульсов, элемент ИЛИ 8, входы 9 задани  активных фронтов синхросигналов.

входов блока 4 сравнени  и могут быть учтены при задании управл ющих кодовых слов. Затем, по разрешающим сигналам блока 5 управлени  эти признаки в составе полного слова состо ний контролируеПри установке триггера 10 в одно из рабочих состо ний (например нулевое, лева  часть временных диаграмм на фиг. 3), которое производитс  сигналами с входов 9, триггер 11 выключаетс . Если входной сигФормирователь сигналов содержит триг- 20 мых точек испытуемого устройства записы- геры 10 и 11, элементы ИСКЛЮЧАЮ- ваютс  в блок 3 пам ти и могут быть ис- ЩЕЕ ИЛИ 12 и 13, элемент 14 задерж- пользованы дл  идентификации хранимых ки, элемент .И 15.в нем данных.

Блок управлени  содержит регистр 16Формирователь 7 импульсов работает

состо ни  и адресный счетчик 17. следующим образом.

Анализатор работает следующим обра- - зом .

В процессе работы данные от испытуемого устройства через входы 1 каналов регистрации поступают на входы буферного регистра 2 (элементы присоединени  ,Q нал тактировани  на синхровходах 6 от- каналов к испытуемому устройству не сутствует, на входах и выходах элементов рассматриваютс ). Внешние сигналы такти- ИСКЛЮЧАЮШЕЕ ИЛИ 12 и 13 уста- ровани  от испытуемого устройства подаютс  навливаютс  нулевые уровни, которые по- на анализатор через входы 6. Поскольку даютс  на входы элемента И 15. В ре- при определении условий регистрации в ка- зультате на выходе элемента И 15 (выход честве активного может быть задан как формировател ) также устанавливаетс  ну- положительный, так и отрицательный фронт левой уровень. Если триггер 10 устанав- внешнего тактирующего сигнала произволь- ливаетс  в единичное состо ние, положение ной длительности, а дл  записи приз- не мен етс : положительный сигнал с вы- нака в служебный канал и дл  так- хода элемента 12 запрещаетс  отрицатель- тировани  буферного регистра 2, блока 3 ным уровнем с выхода элемента 13 и не пам ти и блока 5 управлени  необходи- 40 проходит через элемент И 15. мы нормированные сигналы в. предлагаемуюПри по влении положительного фронта

схему введены формирователи 7, которые входного сигнала тактировани  на синхро- вырабатывают короткие положительные им- входах 6 на каждой паре входов эле- пульсы тактировани .ментов ИСКЛЮЧАЮШЕЕ ИЛИ 2 и 13

дс устанавливаютс  различающиес  уровни.

Эти импульсы с выхода формировате- что приводит к по влению положительных

сигналов на их выходах. Эти сигналы поступают на входы элемента И 15 и на ее выходе также по вл етс  положительный сигнал. Одновременно положительный эти же сигналы подаютс  на входы 50 перепад напр жени  с выхода элемента общие дл  всех формирователей и эле- ИСКЛЮЧАЮШЕЕ ИЛИ 13 через элемент 14 мента ИЛИ 8, и с его выхода распре- задержки поступает на тактовый вход дел ютс  по входам тактировани  буфер- триггера 11 и перевод т его в состо - ного регистра 2, блока 3 пам ти и блока 5 ние, которое соответствует установленному управлени . Такое включение обеспечивает в этот момент уровню входного сигнала запись входных данных в буферный регистр 55 тактировани  на синхровходах 6 (в данном 2, возможность их перезаписи в блок 3 па- случае - в единичное состо ние). Это м ти и тактирование адресного счетчика 17 приводит к выравниванию уровней на вхо- в блоке 5 управлени  при поступлении дах элемента 13 (они станов тс  положилей 7 подаютс  на специально выделенные дл  них входы буферного регистра 2, которые и  вл ютс  входами служебных каналов регистрации. Кроме того.

зарегистрированы в этом такте по другим каналам, поступают на первую группу

входов блока 4 сравнени  и могут быть учтены при задании управл ющих кодовых слов. Затем, по разрешающим сигналам блока 5 управлени  эти признаки в составе полного слова состо ний контролируемых точек испытуемого устройства записы- ваютс  в блок 3 пам ти и могут быть ис- пользованы дл  идентификации хранимых в нем данных.

При установке триггера 10 в одно из рабочих состо ний (например нулевое, лева  часть временных диаграмм на фиг. 3), которое производитс  сигналами с входов 9, триггер 11 выключаетс . Если входной сигследующим образом.

- нал тактировани  на синхровходах 6 от- сутствует, на входах и выходах элементов ИСКЛЮЧАЮШЕЕ ИЛИ 12 и 13 уста- навливаютс  нулевые уровни, которые по- даютс  на входы элемента И 15. В ре- зультате на выходе элемента И 15 (выход формировател ) также устанавливаетс  ну- левой уровень. Если триггер 10 устанав- ливаетс  в единичное состо ние, положение не мен етс : положительный сигнал с вы- хода элемента 12 запрещаетс  отрицатель- ным уровнем с выхода элемента 13 и не проходит через элемент И 15. При по влении положительного фронта

тельными) и установке нул  на ее выходе. Поданный на один из входов элемента И 15 уровень снимает положительный сигнал с выхода элемента И 15. Врем  существовани  положительного уровн  на выходе элемента И 15 определ ет длительность импульса тактировани  и зависит от величин задержек триггера II и элемента 14. После выдачи положительного импульса формирователь 7 сохран ет свое состо ние

25

чином 17, режим работы которого определ етс  регистром 16 состо ни  (см. фиг. 4). Дешифратор кодовых слов 4 обычно реализуетс  с помощью ЗУ, на адресные с входы которого подаетс  дешифрируема  комбинаци  двоичных сигналов (кодовое слово), а в выбираемые при этом  чейки ОЗУ предварительно (при задании значений кодовых слов) записываетс  указание на то, соответствует ли входна  комбинаци  сиг- до прекращени  входного сигнала на 0 налов заданной («1) или нет («О), синхровходах 6. Его выключение приводитВыходные сигналы блока 4 сравнени ,

к тому, что на входах элемента 13 уста-которые по вл ютс  при обнаружении на вынавливаютс  различающиес  уровни, и воз-ходе буферного регистра 2 одного из заникающий при этом на ее выходе поло- данных в блоке 4 кодовых слов, подают- жительный сигнал поступает на переклю- 15 установку регистра 16 состо ни  чение триггера 11, который возвращаетс  в блоке 5 управлени . В зависимости от в нулевое состо ние. Положительный сигнал с элемента 13 не может пройти на выход формировател  7, так как при выключении тактирующего сигнала на синхровходах 6 входные уровни элемента 12 вырав-,20 ниваютс  и на ее выходе устанавливаетс  нулевой потенциал. Этот потенциал подаетс  на второй вход элемента И 15 и запрещает прохождение через нее каких- либо сигналов.

Таким образом, при заданном - выключенном - состо нии триггера 10 выходной тактовый импульс формировател  7 формируетс  только при по влении положительного фронта входного сигнала. После

выключени  триггера 11 формирователь зо  чейку со стиранием ранее записанных оказываетс  в исходном состо нии и готов данных. В этом режи.ме регистраци  дан- к приему следующего тактового сигнала. ных фактически не производитс  (сохра- При тактировании отрицательным фрон- н етс  только последнее записанное слово том входного сигнала триггер 10 следует состо ни ).

установить в единичное состо ние. При этомКак только в регистре 16 устанавлиформирователь работает аналогичным обра- 35 ваетс  состо ние, разрешающее счет такто- зом (права  сторона временной диаграммы вых импульсов счетчиком 17 (это происходит

при по влении соответствующих сигналов, либо по микропроцессорной шине ввода- вывода данных, либо с выходов блока 4), последний начинает работать и данные с

при включении (положительный фронт), 0 выхода буферного регистра 2 записываютс  а при выключении (отрицательный фронт)в последовательно адресуемые  чейки блока

внешнего сигнала тактировани  по цепи 6. 3 пам ти. Запись продолжаетс  либо до Так как внутренние схемы, взаимные по влени  следующего сигнала запрета св зи и пор док работы блока 3 па-счета в счетчике 17, либо до заполнени 

м ти, блока 4 сравнени , блока 5 управ- всего объема пам ти блока 3. В последнем

лени  типичны дл  техники логических

анализаторов,их рассмотрение производитс  в общем и упрощенном виде.

Блок 3 пам ти представл ет собой оперативное ЗУ, в котором накапливаетс  регистрируема  информаци . Количество п слов данных (слов состо ний), которое может быть записано в этот блок, определ ет глубину регистрации анализатора. Разр дность слова состо ни  определ ет возможное число каналов регистрации

установленных в регистре 16 признаков его сигналы разрешают или запрещают счет тактовых импульсов, которые поступают на вход счетчика 17 с элемента ИЛИ 8.

Выходы счетчика 17 подаютс  на адресные входы блока 3 пам ти и определ ют адрес  чейки, в которую производитс  запись при поступлении на блок 3 пам ти импульса записи (такта) от элемента ИЛИ 8.

Если счет тактовых импульсов в счетчике 17 запрещен сигналами с регистра 16, запись данных с выхода буферного регистра 2 в блок 3 пам ти при поступлении тактовых импульсов производитс  в одну и ту же

на фиг. 3), но инвертирование сигнала на одном из входов элемента 12 ведет к тому, что выходной тактирующий импульс формировател  7 будет формироватьс  не

случае процесс регистрации в анализаторе заканчиваетс .

Claims (2)

1. Логический анализатор, содержащий блок пам ти, буферный регистр, блок сравнени  и блок управлени , причем группа информационных входов анализатора  вл етс  первой группой информационных входов буферного регистра, группа выходов

(включа  и служебные каналы). Такты за-55 которого соединена с первой группой инписи поступают на блок 3 пам ти с выходаформационных входов блока сравнени  и

элемента ИЛИ 8. Адрес  чейки, в которуюгруппой информационных входов блока папроизводитс  запись, устанавливаетс  счет-м ти, выход равенства блока сравнени  сое5

данных в блоке 4 кодовых слов, подают- 5 установку регистра 16 состо ни  в блоке 5 управлени . В зависимости от 0

о  чейку со стиранием ранее записанных данных. В этом режи.ме регистраци  дан- ных фактически не производитс  (сохра- н етс  только последнее записанное слово состо ни ).

установленных в регистре 16 признаков его сигналы разрешают или запрещают счет тактовых импульсов, которые поступают на вход счетчика 17 с элемента ИЛИ 8.

Выходы счетчика 17 подаютс  на адресные входы блока 3 пам ти и определ ют адрес  чейки, в которую производитс  запись при поступлении на блок 3 пам ти импульса записи (такта) от элемента ИЛИ 8.

Если счет тактовых импульсов в счетчике 17 запрещен сигналами с регистра 16, запись данных с выхода буферного регистра 2 в блок 3 пам ти при поступлении тактовых импульсов производитс  в одну и ту же

случае процесс регистрации в анализаторе заканчиваетс .

Формула изобретени 

1. Логический анализатор, содержащий блок пам ти, буферный регистр, блок. сравнени  и блок управлени , причем группа информационных входов анализатора  вл етс  первой группой информационных входов буферного регистра, группа выходов

динен с входом разрешени  запуска блока управлени , группа выходов которого соединена с группой адресных входов блока пам ти , синхровходы буферного регистра, блока управлени  и блока пам ти объединены , втора  группа информационных входов блока сравнени   вл етс  группой входов задани  кодовых слов анализатора, группа входов задани  начального адреса регистрации блока управлени  и вход управлени  записью/считыванием блока па- м ти  вл ютс  соответствующими входами анализатора, отличающийс  тем, что, с целью расширени  функциональных возможностей анализатора за счет обеспечени  анализа совокупности многотактных логических сигналов, он содержит дополнительно п формирователей импульсов по числу входных синхросигналов анализатора и элемент ИЛИ, причем информационные входы формирователей импульсов соединены с соответствую- ш,ими синхровходами анализатора, выходы формирователей импульсов соединены с вто

рой группой информационных входов буферного регистра и с входами элемента ИЛИ, выход которого соеднйен с синхровходом буферного регистра, входы задани  активных фронтов синхросигналов формирователей импульсов  вл ютс  соответствуюш,ими входами анализатора.

2. Анализатор по п. 1, отличающийс  тем, что блок управлени  содержит регистр состо ни  и адресный счетчик, группы информационных входов параллельной записи регистра состо ни  и адресного счетчика объединены и образуют группу входов задани  начального адреса регистрации блока, вход разрешени  записи регистра состо ни   вл етс  соответствующим входом блока, синхровход адресного счетчика  вл етс  синхровходом блока, группа разр дных выходов адресного счетчика  вл етс  группой выходов блока, группа выходов регистра состо ни  подключена к группе разрешающих входов адресного счетчика.

Такт(отэл.

Составитель И. Сафронова

Редактор А. ДолиничТехред И. Верес . Корректор И. Муска

Заказ 5966/41Тираж 671Подписное

ВНИИПИ Государственного комитета СССР по де.пам изобретений и открытий

113035, Москва, Ж-35, Раушска  наб., д. 4/5 Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

У///Л/ //////////////, ///////////////Л

l ////////7A7// it

Е1

/

Щ

т

Фи&.