SU1363203A1 - Устройство дл делени - Google Patents
Устройство дл делени Download PDFInfo
- Publication number
- SU1363203A1 SU1363203A1 SU864080465A SU4080465A SU1363203A1 SU 1363203 A1 SU1363203 A1 SU 1363203A1 SU 864080465 A SU864080465 A SU 864080465A SU 4080465 A SU4080465 A SU 4080465A SU 1363203 A1 SU1363203 A1 SU 1363203A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- counter
- divider
- register
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение Относитс к вычислительной технике и может быть применено в цифровых измерительных приборах и арифметических устройствах . Цель изобретени - повышение быстродействи устройства Устройство содержит счетчик 1 делимого, регистр 2 остатка делимого, регистр 3 га хранени делител , счетчик 4 делител , регистр 5 остатка делител , делитель 6 частоты импульсов, счетчик 7 целой части результата, счетчик 8 дробной части результата, три счет- чика 9-11, два сумматора 12-13, две схемы 14-15 сравнени , блок 16 оп ределени нул , два триггера 17-18, чётьфе элемента И 19-21, элемент ИЛИ 23, Повышение быстродействи етс за счет уменьшени времени определени дробной части результата, котора вычисл етс путем делени делител .В на 10 и сравнени остатка от делени с числами (Р + }) В т п, где п - заданное количество значащих цифр в дробной части результата делени , Р 0,1 ,2,, ,. ,п-1« 1 ил. ё
Description
Изобретение относитс к вычислительной технике и может быть применено в цифровых измерительных приборах и арифметических устройствах,,
Целью изобретени вл етс повьше- кне быстродействи .
На чертеже представлена функциональна схема устройства дл делени , котора содержит счетчик 1 делимого, регистр 2 остатка делимого, регистр 3 хранени делител , счетчик 4 дели- тел , регистр 5 остатка делител , делитель 6 частбты, счетчик 7 целой части-результата, счетчик 8 дробной части результата, третий, первый и второй счетчики 9-1, два сумматора 12,13, две схемы lA и 15 сравнени , блок 16 определени нул , триггеры
честно значащих цифр в дробной ча ти результата) и последовательного сравне ш остатка делени С с чис В
10
,Число Р, полученное в резуль те последней операции сравнени , пр которой еще сохран лось соотношени
лами и
(Р+1) Т, где ,1,2,0.,,
10
(Р-1)т|;т с
и будет равно дробн
IF
части результата делени .
Тактовые импульсы поступают на вычитающие входы счетчиков 1 и 4, Каждьй тактовьй импульс вычитает по единице из содержимого счетчико 1 и 4, Одновременно тактовые импул сы через элемент И 19, на который подаетс разрешение с второго выхо
17, 18, четьфе элемента 19-22 И, эле- 20 Да триггера 18, поступают на вход
мент 23 ИЛИ, выход 24 устройства, шину 25 тактовых импульсов.
Счетчики 1 и 4 могут быть как двоичными так и двоично-дес тичными в зависимости от того производитс ли операци над двоич1-1ыми или .дес тичными числами. Счетчики 7„и 8 двоично-дес тичные , что позвол ет считывать результат непосредственно в дес тичной форме.
Устройство работает следующим об- разоМо
Перед началом делени в счетчик
Iи регистр 2 записываетс дeлимoe в регистр Зп, счетчик 4 и регистр 5 записываетс делитель, счетчики 7 IIобнул ютс , триггеры 17 и 18 устанавливаютс в состо 1ш , при которых с их входов на элементы И 19 и 21 поступают разрешающие потенциалы , а на элемент И 20 - запрещающий (шины начальной установки и записи операндов на схеме не показаны)о Операци делени начинаетс с поступлени тактовых импульсов на шину 25,
Рассмотрим случай, когда делимое А больше делител В и В+С, где .т - цела часть результата делени , а С 5 О - остаток от делени .
Цела часть результата делени определ етс путем последовательного вычитани делител В- из делимого А до тех пор, пока остаток С не станет меньше делител В Количество полных циклов вычитани и будет равн тьс целой части результата делени о
Дробна часть результата делерщ определ етс путем деле-ни делител В на .10 J (где п - требуемое Коли честно значащих цифр в дробной части результата) и последовательного сравне ш остатка делени С с чис- В
10
,Число Р, полученное в результате последней операции сравнени , при которой еще сохран лось соотношение
лами и
(Р+1) Т, где ,1,2,0.,,
10
(Р-1)т|;т с
и будет равно дробной
части результата делени .
Тактовые импульсы поступают на вычитающие входы счетчиков 1 и 4, Каждьй тактовьй импульс вычитает по единице из содержимого счетчиков 1 и 4, Одновременно тактовые импульсы через элемент И 19, на который подаетс разрешение с второго выхоелител 6 с коэффициентом делени , где п равно требуемому количеству значаш 1х цифр в дробной части результата. Импульс, по вл сш(ийс на выходе делител 6, поступает на суммирующий вход счетчика 9 и переписывает из счетчика 4 в регистр 5, имеющийс к моменту по влени . мпульса о Когда содержимое счетчика
4 станет равным нулю в счетчике 9 будет записана цела часть числа
, а в регистре 5 будет записан
остаток делител В 10 .На информационных выходах сумматора суммирующие коды, хран щиес в регистре 5 и счетчике 11, также образуют число Ь, так как счетчик 11 первоначально обнулен Сумматор 13 организован
так, чтобы максимальное число, образующеес на его информационных выхо- дах, было равно 10 -1, Если сумма кодов регистра 5 и счетчика 11 превысит , выход переполнени сумматора 13, который соединен с одним из входов младшего разр да .сумматора 12, перейдет в активное состо ние, что будет означать прибавление единицы к содержимому сумматора 12,
Таким образом, число на выходе сумматора 13 представл ет собой дес тичную дробь по отношению к числу, наход щемус на выходе.сумматора 2о Выход сумматора 12 примет состо ние,
равное соса-о нию счетчика 9, так как счетчик 10 был обнулен, а выход переполнени сумматора 13 находитс . в пассивном состо нии. Таким образом, в момент первого обнулени счетчика
3 . 1 4 на выходах сумматора 2 и 13 будут находитьс значени соответственно целой и дробной частей числа /10. При обнулении счетчика 4 импульс переноса с его выхода поступит на вход триггера 18 и установит его в такое состо ние, при котором он одним выходом запретит прохождение тактовых импульсов через элемент II 19 на делитель 6, а другим выходом выдаст разрешение на элемент И 20. Этот же импульс переноса поступит н вход записи счетчика 4 и перепишет в
него из регистра 3 значение В делите- 15 В,
7KF равна 1-гулю С т. ее л . Одновременно импульс переноса че-
эле мент И 21, который подготовлен дл прохождени импульса триггером 17, поступит на суммирующий вход счетчика 7, записав в него единицу, и ла вход записи регистра 2, .записав в него из счетчика 1 значение, равное разности делимого А и делител В.
Значени регистров 2 и 3 сравниваютс в схеме 14 сравнени , Если содержимое регистра 2 больше содержимого регистра 3, произойдет очередное полное вычитание делител из содержимого счетчика 1 и прибавление единицы к содержимому счетчика 7, Этот процесс будет повтор тьс до тех пор, пока в регистре 2 не окажетс записано число С А - тпВ В, где m - количество полных циклов вычитани делител из содержимого счетчика 1 делимого. Тс,е, цела часть результата делени о В этом случае схема 14 сравнени вьодаст разрешение на элемент И 20. Схема 15 сравнени сравнивает остаток С с целой частью
Т5
числа ---. которое находитс на выходах сумматора 12, Если С меньше цеВ лой части числа -г-г с выхода схемы .
15 {выход Меньше) через элемент 1-ШИ 23 на выход 24 устройства поступит сигнал об окончании делени . Если остаток С равен целой части числа
В
ттг, то анализируетс состо ние выходов сумматора 13, Тоео определ етс равна или не равна нулю дробна часть
Т)
числа В случае неравенства нулю
R
дробной части числа Тое, остаток С меньше числа ) блок 16 опре3
1
делени нул выдаст сигнал на вход элемента И 22, на другой вход которого подаетс выход схемы 15 (выход Равно) , который находитс в активном состо нии. С выхода элемента И 22 через элемент ИЛИ 23 на выход 24 также поступит сигнал об окончании делени . В указанных случа х дробна часть результата делени равна нулю дл заданной точности, В том случае , когда остаток С равен целой
В части числа дробна часть числа
,
равна 1-гулю С т. ее
)
и,
сле
довательно, блок 16 не сформирует на выходе сигнал, а также в том случае, когда С больше целой части
В
т, а следовательно и всего числа
В ,с /
Ту i схема 15 своим выходом f выход
Больше-равно) устанавливает разре- шение на входе элемента И 20,
Итак, элемент И 20 пропускает на выход тактовые импульсы, так как на три других его входа поступают разрешени от триггера 18, схем 14 и 15 сравнени , С выхода элемента И 20 первый прошедший тактовый импульс запишет в счетчик 8 единицу, а в счетчики 10 и 11 - соответственно значени сумматоров 12 и 13, Так как выходы счетчиков 10 и 11 поступают соответственно на входы сумматоров 12 и 13, то на выходе сумматоров 12 и 13 образуютс соответственно цела и дробна части числа
40 „ в
45
2 -ГрГ. Теперь с остатком С U нулем
будет уже сравниватьс соответственно цел-а и дробна части числа
2 - .
Таким образом, остаток С будет гравкиватьс с числами (Р +
,П-1
0
5
В. 10
где Р 0,1, 2,... 10 до тех пор, пока он не станет меньше одного из этих чисел, что приведет к по влению , на выходе элемента l-UTI I 23 сигнала об окончании олерации делени . Прошедшее через элемент И 20 и записанное в счетчике 8 количество Р импульсов, при котором еще сохран р лось соотношение (Р+1) ттс; С, и
будет равно дробной части результа делени .
Необходимо отметить, что если в процессе определени дробной части результата счетчик 1 обнулилс , то импульсом переноса он перебросит триггер 17, который своим выходом запретит прохождение через элемент И 21 импульсов переноса с выхода счетчика 4 делител и не допустит изменени состо ни счетчика 7,
Таким образом, дробна часть результата делени вычисл етс после определени целой части в течение времени, необходимого дл прохождни дополнительного количества имравного - -- ,
л о
где
пульсов,
К 10.
Рассмотрим случай, когда-делимое А меньше делител В, В этом случае устройство работает аналогичным способом . Однако счетчик 7 останетс в нулевом состо мии, так как счетчик
1обнулитс раньше счетчика 4 и импульс переноса с выхода счетчика 1 перебросит триггер 17, который запртит прохождение импульсов переноса счетчика 4 через элемент И 21. По этой же причине содержимое регистра
2не будет мен тьс в течение всей операции делеьш о
Врем , в течение которого определ етс результат делени , и teющeгo только дробную часть, равно време ш прохождени количества импульсов
Р В +
КГ в + --. в частности,
если дл заданного п результат делени равен нулю, количество Р импульсов , будет пе больше величины В, так как по крайней мере к моменту обнулени счетчика 4 на выходах сумматоров 12 и 13 окажетс число, превосход щее содержимое регистра 2 и с выхода схемы 15 сравнени или выхода элемента И 22 через элемент РШИ 23 поступит сигнал об окончании делени о
Накопец, рассмотрим случай, когда делитель В укладываетс в делимом А целое число раз, а остаток С равен нулю, т.ео А ппБ. Б этом случае
40
45
50
чика, два сумматора и блок определени пул , причем выходы счетчиков делимого и делител соединены с информационными входами регистров остатка делимого и делител .соответственно , выход регистра остатка делимого соединен с входами первого числа первой и второй схем сравнени , выход регистра хранени делител соединен с информационным входом счетчика делител и входом второго числа первой схемы сравнени , выход которой соединен с третьим входом второго элемента И, четвертый вход которого соединен с выходом Больше - равно второй схемы сравнени , выход
операци делени окончитс сразу пос- Меньше которой соединен с первым
ле определени .целой части результа-входом элемента ИЛИ, второй вход
та ТоВо последний импульс, посту-которого соединен с выходом четвертопающий на вход счетчика 7, целой час-го элемента И, первый вход которого
ти результата запишет в регистр 2 остатка делимого нуль и схема 15 сравнени через элемент ИЛИ 23 выдаст на выход устройства сигнал об окончании делени о
Claims (1)
- Формула изобретениУстройство дл делени , содержащее счетчики делимого и делител , регистр хранени делител , делитель частоты, счетчики целой и дробной частей результата, два триггера,четыре элемента И, элемент ИЛИ, причем шипа тактовых импульсов устройства соединена с первыми входами первого и второго элементов И и вычитающими входами счетчиков делимого иделител , выход -первого элемента И соединен с входом делител частоты, выход переноса счетчика делимого соединен с входом сброса первого триггера , выход которого соединен спервым входом третьего элемента И, второй ВХОД которого соединен с выходом переноса счетчика делител , выход третьего элемента И соединен, со счетным входом счетчика целой части результата, пр мой и инверсный выходы второго триггера соединены с вторыми входами первого и второго элементов И, выход элемента ИЛИ вл етс выходом признака окончани делени устройства, отличаю- щ е е с тем, что, с целью noBbmie- ни быстродействи , в него введены регистры остатков делимого и делител , две схемы сравнени , три счет050чика, два сумматора и блок определени пул , причем выходы счетчиков делимого и делител соединены с информационными входами регистров остатка делимого и делител .соответственно , выход регистра остатка делимого соединен с входами первого числа первой и второй схем сравнени , выход регистра хранени делител соединен с информационным входом счетчика делител и входом второго числа первой схемы сравнени , выход которой соединен с третьим входом второго элемента И, четвертый вход которого соединен с выходом Больше - равно второй схемы сравнени , выходМеньше которой соединен с первым13632038соединен с выходом Равно второй которого соединен с входом разреше- схемы сравнени , вход второго числа ни записи счетчика делител и вхо- которой соединен с выходом суммы дом сброса второго триггера, выход первого сумматора и информационным делител частоты соединен с входом входом первого счетчика, вход разреше- разрешени записи регистра остатка ни записи которого соединен с выхо- делител и счетным входом третьего дом второго элемента И, счетным вхо- счетчика, выход которого соединен дом счетчика дробной ,части результа- с первым информационным входом пер- та и входом разрешени записи второ- ю вого сумматора, второй информацион- го счетчика, информационный вход кото- ный вход которого соединен с выходом рого соединен с выходом суммы второ- первого счетчика, вход переноса пер- го сумматора и входом блока опреде- вого сумматора .соединен с выходом лёни нул , выход которого соединен переноса второго сумматора, первый с вторым входом четвертого злемента 15 и второй информационные входы которо- И, вход разрешени записи регистра го соединены с выходами регистра ос- остатка делимого соединен с выходом татка делител и второго счетчика со- третьего злемента ,И, второй вход ответственное
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864080465A SU1363203A1 (ru) | 1986-05-13 | 1986-05-13 | Устройство дл делени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864080465A SU1363203A1 (ru) | 1986-05-13 | 1986-05-13 | Устройство дл делени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1363203A1 true SU1363203A1 (ru) | 1987-12-30 |
Family
ID=21242517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864080465A SU1363203A1 (ru) | 1986-05-13 | 1986-05-13 | Устройство дл делени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1363203A1 (ru) |
-
1986
- 1986-05-13 SU SU864080465A patent/SU1363203A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 512468, кл« G 06 F 7/52, 1974 Авторское свидетельство СССР №693372, кл„ G06 F 7/60, 1977. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1363203A1 (ru) | Устройство дл делени | |
SU1280624A1 (ru) | Устройство дл умножени чисел с плавающей зап той | |
SU1141407A1 (ru) | Устройство дл вычислени квадратного корн | |
SU911521A1 (ru) | Устройство дл получени квадратичной зависимости | |
SU1290303A1 (ru) | Устройство дл делени дес тичных чисел | |
SU1474629A1 (ru) | Устройство дл вычислени квадратичной функции | |
SU1472901A1 (ru) | Устройство дл вычислени функций | |
SU1348826A1 (ru) | Устройство дл суммировани двоичных чисел | |
SU1083204A1 (ru) | Вычислительное устройство дл определени площади пика | |
SU436352A1 (ru) | УСТРОЙСТВО ДЛЯ НАХОЖДЕНИЯ ОТНОШЕНИЯ ДВУХчислоимпульсных кодов | |
SU1179367A1 (ru) | Устройство дл решени систем линейных алгебраических уравнений | |
SU1411775A1 (ru) | Устройство дл вычислени функций | |
SU1681309A1 (ru) | Устройство дл вычислени линейной свертки | |
SU1658149A1 (ru) | Устройство дл делени | |
SU1571609A1 (ru) | Устройство дл вычислени факториала числа | |
SU1291972A1 (ru) | Устройство дл умножени данных переменной длины | |
RU1829031C (ru) | Накапливающий сумматор | |
SU1471189A2 (ru) | Устройство дл вычислени разности квадратов двух чисел | |
SU1383345A1 (ru) | Логарифмический преобразователь | |
SU1315972A1 (ru) | Устройство дл делени | |
SU478305A1 (ru) | Устройство умножени чисел | |
SU1439745A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный | |
SU815726A1 (ru) | Цифровой интегратор | |
SU1265763A1 (ru) | Устройство дл делени | |
SU1188753A2 (ru) | Устройство дл определени законов распределени веро тностей |