SU1339568A1

SU1339568A1 - Устройство дл контрол логических блоков

Info

Publication number: SU1339568A1
Application number: SU864017138A
Authority: SU
Inventors: Валерий Васильевич Меркуль; Владимир Иванович Фомич; Николай Николаевич Кузьмин
Original assignee: Предприятие П/Я В-2129
Priority date: 1986-02-04
Filing date: 1986-02-04
Publication date: 1987-09-23

Abstract

Изобретение относитс к вычислительной технике и автоматике и может быть использовано дл проверки логических схем цифровых узлов ЭВМ. Целью изобретени вл етс расширение функциональных возможностей за счет возможности задани любой временной диаграммы сигналов возбуждени входных контактов провер емого блока. Цель достигаетс путем введени в блок управлени устройства узла временных задержек, а в каждый блок формировани входных воздействий - мультиплексора , информационные входы которого подключены к выходам узла временных задержек, а адресные входы - к выходам счетчика, код на котором определ ет врем по влени сигнала в соответствии с временной диаграммой работы провер емого узла. 1 ил. (Л со 00 со ел О5 00

Description

13395 682

Изобретение относитс к вь гчисли-провер емом блоке 1 на выходные (состельной технике и автоматике и можетто ние О триггеров 11) и входные

быть использовано дл проверки логи-(состо ние 1 триггеров 11).

ческих схем цифровых узлов ЭВМ. При установке в разр дах пол упЦель изобретени - расширение фун-управление блока 7 команды II (едикциональных возможностей за счет pea-ничный сигнал на входе 2 дешифратора

лизации возможности задани любой9) сигналом переполнени счетчика 8

временной диаграммы сигналов возбуж-осуществл етс возбуждение через эледени входных контактов контролируе-ю мент И 19 счетных входов счетчиков

мого блока.27 в каналах 2 входных воздействий,

На чертеже представлена функцио-и, в случае наличи на каких-либо нальна схема устройства.выходах пол тестов блока 7 единичных Устройство содержит контролируе-сигналов, счетчики 27 в соответствую- мый блок 1, каналы 2,...,2п входных15 щих каналах 2 входных воздействий воздействий, группу 3 триггеров оши-измен ют свое состо ние на 1. бок, элемент ИЛИ-НЕ 4, блок 5 инди-С целью задани различных времен- наций, генератор 6 тестов, блок 7 па- ных задержек в каналах 2 входных м ти тестов, счетчик В байтов, дешиф-воздействий команда II должна повто- ратор 9, блок 10 управлени , триггеры20 р тьс г раз. После окончани послед- 11 и 12., элемент ИЛИ 13, элемент 14 .ней команды II каналы 2 входных воз- сравнени , элементы И 15 и 16,, эле-действий подготовлены дл выполнени мент ИЛИ 17, элементы И 18 - 22, эле-команд III.

менты ИЛИ 23 и 24, триггер 25, блокПри установке в разр дах управле- 26 хранени временных задаржек, счет-25 ни блока 7 команды III (единичный чик 27, мультиплексор 28.сигнал на выходе 3 дешифратора 9) Устройство включаетс в работу присигналом переполнени счетчика 8 поступлении сигнала Пуск. Данныйпроизводитс открытие элемента И 20, сигнал осуществл ет сброс счетчиковсигнал с выхода которого производ т 8 и 27 и устанавливает через элемент30 запуск блока 26 хранени временных ИЛИ 23 триггер 25 в единичное состо -задержек и устанавливает через эле- ние. Сигнал с выхода триггера 25мент ИЛИ 24 триггер 25 в нулевое сос- включает в работу генератор 6. Сигна-,то ние. Последним осуществл етс ослы с выходов генератора 6 возбуждаюттанов генератора 6. информационные входы блока 7 (выходы35

1,...,8) и его синхровход (выход 9).Сигналы с выходов (1,...,г) блока

Под управлением сигналов с выходов26 хранени временных задержек поссчетчика 8 производитс последова-ледовательно возбуждают информацион-

тельное побайтовое занесение информа-ные входы мультиплексоров 28. Врем

ции в блок 7. Байт (п+1) вл етс 40 по влени сигналов на выходе мультипбайтом команд.лексоров 28 определ етс кодами,

В устройстве реализуетс выполне-установленными на соответствующих ние следуюш;их команд: задани выход-счетчиках 27. Сигналы с выходов муль- ных контактов провер емого блока (ко-типлексоров 28 устанавливают триггеры манда I), задани временных задержек45 12 в состо ние, соответствующее тес- сигналов на контактах провер емоготовому коду, установленному на блоке блока (команда II), тестового контро- 7, тем самым производитс через эле- л провер емого блока (команда III)мент ИЛИ 13 возбуждение соответствую- и окончани контрол (команда IV).щими сигналами входных контактов про-

При установке в разр дах пол 50 вер емого блока 1. Одновременно сиг- управлени блока 7 команды I (единич- налами с выходов мультиплексоров 28

ный сигнал на входе 1 дешифратора 9)возбуждаютс соответствующие элементы сигналом переполнени счетчика 8 осу- И 15 и через элемент ИЛИ 17 произвоществл етс открытие элемента И 18дитс установка соответствующих триги в каналах 2 входных воздействий55 геров ошибок 3 в состо ние 1 при триггеры 11 устанавливаютс в состо - несравнении на схемах 14 сигналов на

ние, соответствующее коду в разр дахконтактах блока 1 с сигналами на вы (F,,...,F) блока 7. Таким образом,ходах соответствующих разр дов блока

производитс разделение контактов в7 пам ти тестов.

Сигналом с выхода (г+1) блока 26 хранени временных задержек открываютс элементы И 16 в каналах 2, обслуживающих входные контакты провер емого блока 1. Сигналы с выходов элементов И 16 через элемент ИЛИ 17 устанавливают в единичное состо ние соответствующие триггеры ошибок, при несравнении сигналов на входных контактах провер емого блока 1 и сигналов на выходах соответствующих разр дов блока 7 пам ти тестов.

Сигналом с выхода (г+2) блока 26 хранени временных задержек на элементе И 22 осуществл етс анализ состо ни триггеров 3 ощибок и, в случа отсутстви ощибок, сигналом с выходы элемента И 22 производитс установка через элемент ИЛИ 23 триггера 25 в единичное состо ние, т.е. производитс запуск генератора 6 дл вьщачи последующей информации тестовой проверки . При установке в разр дах пол управлени блока 7 команды IV (еди- ничный сигнал на выходе 4 дешифратора 9) сигналом переполнени счетчика 8 осуществл етс возбуждение элемент И 21, сигнал с выхода которого через элемент ИЛИ 24 устанавливает в нулевое состо ние триггер 25, и генератор 6 останавливаетс , что соответствует окончанию работы по контролю блока 1.

Claims

Формула изобретени

Устройство дл контрол логических блоков, содержащее генератор тестов , блок пам ти тестов, счетчик байтов , дешифратор, группу триггеров ощибки, элемент ИЛИ-НЕ , блок индикации , п каналов входных воздействий (п - число входов) выходов контролируемого логического блока, блок упра- 45 йены с входами блока индикации и элевлени , который содержит блок хранени временных задержек, три элемента И, триггер, два элемента ИЛИ, а каждый i-й канал входных воздействий (,...,п) содержит два триггера, два элемента И, два элемента ИЛИ, элемент сравнени , причем информационные входы блока пам ти тестов соединены с выходами генератора тестов.

выход признака синхронизации которого gg дами элементов сравнени одноименных соединен с синхровходом блока пам ти каналов входных воздействий и вл ютс выходами устройства дл подключени к входам-выходам контролируемого

тестов и счетным входом счетчика байтов , разр дные выходы которого соединены с адресными входами блока пам ти

логического блока, выходы элементов

5

0

тестов, ВЫХОДИ пол управлени которого соединены с информационными входами дешифратора, первый и второй выходы которого соединены с первыми входами первого и второго элементов И блока управлени соответственно, выход второго элемента И блока управлени соединен с первым входом перво- 0 го элемента ИЛИ блока управлени выход которого соединен с входом сброса триггера блока управлени , выход которого соединен с входом разрешени генератора тестов, вход пуска устройства -соединен с первым входом второго элемента ИЛИ блока управлени , входом сброса счетчика байтов и входами сброса триггеров ошибки группы, выход второго элемента ИЛИ блока управлени соединен с входом установки триггера блока управлени J выход переполнени счетчика байтов соединен с JBTO- рым входом первого элемента И блока управлени , выходы пол тестов блока пам ти тестов соединен с D-входами первых и вторых триггеров соответствующих каналов входных воздействий, выход первого элемента И блока управлени соединен с вторым входом первого элемента ИЛИ блока управлени и с входом синхронизации блока хранени временных задержек, выход признака начала регистрации.отрезка которого соединен с пр мьми входами первых элементов И всех каналов входных воздействий , выходы первых и вторых элементов И всех каналов входных воздействий соединены с первыми и вторыми входами первых элементов ИЛИ соответствующих каналов входных воздействий, выходы первых элементов ИЛИ всех каналов входных воздействий соединены с входами соответствующих триггеров ошибки группы, выходы которых соеди5

0

5

0

0

мента ИЛИ-НЕ, выход которого соединен с первым входом третьего элемента И блока управлени , выходы вторых триггеров всех каналов входных воздействий соединены с первыми входами вторых элементов ИЛИ одноименных каналов входных воздействий, выходы вторых элементов ИЛИ всех каналов входных воздействий соединены с первыми зхологического блока, выходы элементов

сравнени всех каналов входньпс воздействий соединены с D-входами соот- в етствуюпщх триггеров группы, выход третьего элемента И блока управлени соединен с вторым входом второго элемента ИЛИ блока управлени , отличающеес тем, что, с целью расширени функциональных возможностей за счет реализации возможности задани любой временной диаграммы сигналов возбуждени входных контактов контролируемого блока, блок управлени содержит четвертый и п тый

элементы И, а каждый из каналов вход- 15 дами вторых триггеров и вторыми вхоных воздействий содержит мультиплекнени счетчика байтов соединен с вторым входом второго элемента И, с первыми входами четвертого и п того эле- ментов И блока управлени , вторые входы которых соединены с четвертым и п тым выходами дешифратора соответственно , выход четвертого элемента И блока управлени соединен с С-входа- ми первых триггеров всех каналов входных воздействий, выходы первых триггеров всех каналов входных воздействий соединены с вторым входом второго элемента ИЛИ первым входом второго элемента И и инверсным входом

первого элемента И одноименных каналов входных воздействий, вторые входы элементов сравнени всех каналов входных воздейств.ий соединены с соответствующими выходами пол тестов блока пам ти тестов и с входами разрешени счетчиков одноименных каналов входных воздействий, разр дные выходы которых соединены с адресными входами мультиплексоров соответствующих каналов входных воздействий, выходы мультиплексоров всех каналов входных воздействий соединены с С-вхо

дами вторых элементов И одноименных каналов входных воздействий, информационные входы мультиплексоров всех каналов входньпс воздействий соединены с группой выходов пол времени задани подачи входных воздействий блока хранени временных задаржек, выход признака начала контрол которого соединен с вторым входом третьего эле- мента И блока управлени , выход п того элемента И блока управлени соединен со счетным входом счетчиков всех каналов входных воздействий, входы сброса этих счетчиков соединены с входом пуска устройства .

Редактор Е,Папп

Составитель А,Сиротска

Техред М.Дидык Корректор А.Т ско

Заказ 4223/39 . Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Производственно-полиграфическое предпри тие, г, Ужгород, ул. Проектна , 4