SU1453447A1 - Устройство дл программировани блоков посто нной пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а .именно к запоминающим устройствам, и может быть использовано дл  программировани  блоков посто нной пам ти. Цель изобретени  - увеличение количества выхода годных блоков посто нной пам ти достигаетс  введением регистра адреса неисправных  чеек пам ти, коммутатора, адреса и второго блока сравнени  и , их св зей с известными блоками. Если в провер емом блоке 5 посто нной пам ти отсутствует ошибка, то после перебора всех адресов.в регистре адреса на вход элемента И-ИЛИ 38 поступает единичный сигнал с его выхода. После этого с выхода 15 блока управлени  регистр приводитс  в состо ние логического нул , содержание счетчи ка 34 увеличиваетс  на 1 и сигналом с выхода дешифратора. 35 через злемент И 42 устройство возвращает- . с  в исходное состо. ние, а на выходе устройства по вл етс  сигнал Конец работы. При считывании из блока посо (В

Description

Ч

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам, и может быть ис- пользовано дп  программировани  бло-, ков посто нной пам ти.5

Цель изобретени  - увеличение количества выхода годньк блоков порто-  вной пам ти.

На фиг. 1 изображена функциональна  схема предлагаемого устройства; Ю на фиг. 2 - функциональна  схема блока управлени .

Устройство (фиг. 1) содержит основной регистр 1 адреса регистр 2 адреса неисправных  чеек пам ти,

коммутатор 3 адреса, блок 4 токовых ключей, блок 5 посто нной пам ти, блоки б и 7 сравнени , блок 8 управлени , выходы 9-11 устройства, инфорч мационный вход 12 устройства, вход 20 13 и 14 сброса и запуска устройства, выходы 15-20 блока 8 управлени  и входы 21-25 блока 8 управлени .

Блок 8 управлени  содержит генератор 26 импульсов, элемент И-ИЛИ-НЕ 5 27, элемент И 28, триггеры 29 и 30, элементы Ш1И-НЕ 31 и 32, элемент И 33, счетчик 34, дешифратор 35, триггер 36, элемент И-НЕ 37, элемент Ит-ИПИ 38, элемент ИЛИ 39, элемент30

И 40, триггер 41, элемент И 42, элемент ИЛИ 43, элемент ИЛИ-НЕ 44, элемент И 45, счетчик 46, элемент ИЛИ-НЕ 47, триггер 48, элементы ИЛИ 49 и 50, счетчик 51, элемент И 52, эле- 35 мент НЕ 53, входы 54-56 элемента 38. Устройство работает следующим обазом .

Перед началом работы сигналом Сброс по входу 13 устройство при- . 40

водитс  в исходное состо ние. После этого сигналом Пуск по входу 14 триггер 36 устанавливаетс  в состо ние логической 1 и запускаетс  генератор 26 импульсов. Синхроимпульсы через элемент И-ИЛИ-НЕ 27 по выходу 15 блока 8 поступают на регистр. 1 адреса и производитс  перебор кодов адреса блока 5. Первьй выход дешифратора 35, соответствующий режиму первого функционального контрол  блока 5, разрешает поступление через элемент И 28 на триггер 29 стро- бирующего импульса, .а через элемент ИЛИ-НЕ 32 по выходу 17 блока 8 на вход блока 7 сравнени  выдает эталонный потенциал логического О (рели дл  блока 5 эта- лонньш будет потенциал логической 1,элемент ИЛИ-НЕ 32 нужно заменить элементом ИЛИ). Если в блоке 5 отсутствует ошибка (по всем адресам , выдаваемым регистром 1 адреса через коммутатор блока 5 считываетс  потенциал логического О), то после перебора, всех адресов, на вход элемента И-ИЛИ 38 поступает единичный сигнал с выхода регистра 1 адреса. После этого с выхода 15 блока 8 регистр 1 адреса приводитс  в состо ние логического О, содержимое счетчика 34 увеличиваетс  на t, выбираетс  второй выход дешифратора 35, сигнал с которого че1}ез элемент И 42 приводит в исходное состо ние устройство , и на выходе 10 выдаетс  сигнал Конец работы.

Если же из блока 5 по какому-то адресу считываетс  логическа  1,

то через блок 7 сравнени  по входу 21 блока 8 на триггер 29 вьщаетс  сигнал ошибки (логическа  1) и после поступлени  очередного стробирую- щего сигнала триггер 29 устанавлива- ваетс  в единичное состо ние. Блокируетс  дальнейшее поступление строби- рующих импульсов через элемент И 28, Одновременно по сигналу с выхода триггера 29 на регистр 2 адреса принимаетс  код регистра 1, по которому из блока 5 считана логическа  1 и разрешаетс  работа триггера 30 по С-входу, Продолжаетс  дальнейша  проверка блока 5, результат которой принимаетс  на триггер 30, Сигнал, формируемьй на выходе блока 6 сравнени , разрешает передачу стробирую- щих сигналов на вход триггера 30 только тогда, когда код адреса строки провер емой  чейки пам ти блока 5 не совпадает с содержимым регистра 2 адреса неисправной строки (игнорируетс  ошибка этой строки, так как она должна быть заменена), Если на триггере 30 фиксируетс  логическа  1 (обнарз/жена ошибка еще в одной строке блока 5), то происходит сброс

О

с  установка в единичное состо ние триггера 48 импульса программировани , сигналом с второго выхода - его перевод в нулевое состо ние, чем обеспечиваетс  соответствукща  длит тельность импульса программировани . Сигналом с третьего выхода счетчик 46 приводитс  в состо ние логического О и увеличиваетс  на единицу содержимое счетчика 51 циклов программировани . Аналогичным образом формируетс  второй импульс программировани  и т,д. После формировани  необходимого дл  программировани   чеек одного адреса блока 5 количества импульсов, счетчик 51 формирует сигнал переполнени , который через элемент ИЛИ 50 приводит его в нулевое состо ние и, через элемент 27 по выходу 15 блока 8 увеличивает :Держимое регистра 1 адреса на единицу , и весь цикл программировани  повтор етс  дл  следукщего адреса бло- : 5 ка 5, Импульсы программировани  с выхода триггера 48 по выходу 18 блока 8 поступают на блок 4 токовых ключей и после усилени  в нем - блок 5, После программировани  всех  че5

0

устройства в исходное состо ние через Q ек с выхода регистра 1 по кходу 25

элементы ИЛИ 43, ИЛИ-НЕ 44, триггер 36, и на выходе 10 выдаетс  сигнал Конец работы,

i Если на триггере 30 до конца проверки блока 5 не фиксируетс  ошибка, то сигналом с выхода регистра 1 по входу 25 блока 8 через элемент И-ИЛИ 38 содержимое счетчика 34 увеличиваетс  на единицу и устройство переходит на второй режим работы Прог ;раммирование неисправной строки дл  исключени  ее из накопител  блока 5,

В этом режиме чере;з коммутатор 3 на блок 5 по разр дам, определ ю- вцад код адреса его строки, передает-; - с  содержимое регистра 2, а по раз- . р дам, определ ющим код адреса столбца - соответствующие разр ды регист- ра 1, Производитс  перебор кодов ад- :ресов всех  чеек (столбцов) данной строки и их программирование происходит следующим образом.

Через элемент ИЛИ-НЕ 31 открьюа- етс  второй канал элемента И-ИЛИ-НЕ 27 и разрешаетс  поступление синхроимпульсов через элемент И 45 на С-: вход счетчика 46 формировани  импульсов программировани . Сигналом с первого выхода счетчика 46 производит-

35

блока 5 через элемент И-ШШ 38 увеличиваетс  содержимое счетчика 34 н единицу и устройство переходит в ре жим замены резервной строки, что со ответствует третьему вькоду дешифратора 35,

В этом режиме производитс  отключение .(например, пережиганием .соответствующих перемычек) св зи ре 4Q зервной строки со всеми строками, кроме бракованной. Производитс  пе- ребор кодов адресов всех строк и их программирование аналогично режиму Программирование бракованной стро45

60

55

ки.

Когда в регистре 1 устанавливает с  код адреса неисправной бракованной строки, блок 6 сравнени  вьщает сигнал равенства и блокируетс  формирование импульса программировани  на триггере 48, После перебора кодо адресов всех строк на регистр 1 с его выхода через элемент И-ИЛИ 38 содержимое счетчика 34 увеличиваетс  на единицу и через Ьлемент ИЛИ 3 регистр 1 приводитс  в нулевое состо ние , и устройство переходит в ре жим Второй функциональньй контроль дл  проверки содержимого блока 5 с

5

блока 5 через элемент И-ШШ 38 увеличиваетс  содержимое счетчика 34 на единицу и устройство переходит в режим замены резервной строки, что со ответствует третьему вькоду дешифратора 35,

В этом режиме производитс  отключение .(например, пережиганием .соответствующих перемычек) св зи ре- Q зервной строки со всеми строками, кроме бракованной. Производитс  пе- ребор кодов адресов всех строк и их I программирование аналогично режиму Программирование бракованной строг

45

60

55

ки.

Когда в регистре 1 устанавливаетс  код адреса неисправной бракованной строки, блок 6 сравнени  вьщает сигнал равенства и блокируетс  формирование импульса программировани  на триггере 48, После перебора кодов адресов всех строк на регистр 1 с его выхода через элемент И-ИЛИ 38 содержимое счетчика 34 увеличиваетс  на единицу и через Ьлемент ИЛИ 39 регистр 1 приводитс  в нулевое состо ние , и устройство переходит в режим Второй функциональньй контроль дл  проверки содержимого блока 5 с

включенной реэервной строкой. Режим аналогичен режиму Первьй функциональный контроль. При обнаружении (Ошибки, котора  фиксируетс  на триг- j-epe 41, через элемент ИЛИ 43 и ИПЙ- ЙЕ 44 устройство приводитс  в исход- йое состо ние, и на выходе 10 выда фтс  сигнал Конец работы. : При отсутствии ошибки после пере- (iopa всех адресов блока 5 сигналом ; выхода регистра 1 через элементы М-ИЛИ 38, ИПИ 43, ИЛИ-НЕ 44 устройство приводитс  в исходное состо ™ иие, и по шине 10 выдаетс  сигнал Конец работы.

Таким образом, устройстйо позвол ет использовать резервные строки,, закладываемые при изготовлении блоко посто нной пам ти дл  повьшюни  про- выхода годных блоков путем замены неисправных строк основного на- 1 опител .

ормул а изобретени 

Устройство дл  программировани  блоков посто нной пам ти, содержащее регистр адреса, информационный вход KJOToporo соединен с первым выходом 4лока управлени , первый блок сравне- и у первый вход которого  вл етс  л|ервым выходом устройства и соединен с вькодом блока токовых ключей, выход первого блока сравнени  соединен с| входом признака ошибки блока управ- Jieни ., входы сброса и запуска которо0

го  вл ютс  соответственно входами сброса и запуска устройства, второй выход блока управлени   вл етс  вторым вькодом устройства, отличающеес  тем, что, с целью увеличени  количества выхода годных блоков посто нной пам ти, в него введены регистр адреса неисправных  чеек пам ти, второй блок сравнени  и коммутатор адреса, вькод которого  вл етс  третьим выходом устройства, второй вход первого блока сравнени  соединен с третьим выходом блока уп5 равлени , четвертый выход которого соединен с входом блока токовых клюг чей, информационные входы коммутатора соединены с выходами регистра адреса и регистра адреса неисправных

0  чеек пам ти, управл ющий вход комму - татора соединен с п тым выходом блока управлени , вход сигнала разрешени  замены бракованной строки  чеек пам ти которого соединен с вькодом

5 второго блока сравнени , входь второго блока сравнени  соединены с выходами регистра адреса и регистра адреса неисправных  чеек пам ти , шестой выход блока уп0 равлени  соединен с управл ющим входом регистра адреса неисправных  чеек пам ти, вход сигнала разрешени  программировани  бракованной строки  чеек пам ти блока управлени  соединен с выходом регистра адреса и с информационным входом регистра.адреса неисправньк  чеек пам ти.

Е

2t 25t Щ

b 1/ w

Фие.1

I

Claims (1)

1. изобретения

   Устройство для программирования блоков постоянной памяти, содержащее регистр адреса, информационный вход Которого соединен с первым выходом блока управления, первый блок сравнения, первый вход которого является Первым выходом устройства и соединен с выходом блока токовых ключей, вы· од первого блока сравнения соединен с входом признака ошибки блока управ ления. входы сброса и запуска которорым выходом устройства, отличающееся тем, что, с целью увеличения количества выхода годных блоков постоянной памяти, в него введены регистр адреса неисправных яче~ 19 ек памяти, второй блок сравнения и коммутатор адреса, выход которого является третьим выходом устройства, второй вход первого блока сравнения соединен с третьим выходом блока уп15 равления, четвертый выход которого соединен с входом блока токовых клю·?

   . чей, информационные входы коммутатора соединены с выходами регистра адреса и регистра адреса неисправных · 2Q ячеек памяти, управляющий вход коммутатора соединен с пятым выходом блока управления, вход сигнала разрешения замены бракованной строки ячеек памяти которого соединен с выходом 25 второго блока сравнения, входа второго блока сравнения соединены с выходами регистра адреса и регистра адреса неисправных ячеек памяти, шестой выход блока уп30 равления соединен с управляющим входом регистра адреса неисправных ячеек памяти, вход сигнала разрешения программирования бракованной строки ячеек памяти блока управления сое_зс динен с выходом регистра адреса и с информационным входом регистра.адреса неисправных ячеек памяти.