SU1334139A1 - Устройство дл формировани тестовых воздействий - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  тестового контрол  широкого класса процессорных систем. Цель изобретени  состоит в расширении области применени  и повьшении коэффициента использовани  оборудовани . Устройство содержит регистр 5 сдвига, счетчик 6, триггер 8, сумматор Ю по модулю два, элемент И 12, первый и второй злементы ИЛИ 13, 14, генератор 9 тактовых импульсов , блок 1 посто нной пам ти, блок 2 задани  режима, регистр 3 тестовых комбинаций, регистр 4 адреса, дешифратор 7, коммутатор 11. Изобретение обеспечивает следующие преимущества: а) исключаютс  запрещенные комбинации команд в тестовых последовательност х и обеспечиваетс  уменьшение временных затрат на их реализацию примерно на 50%; б) обеспечиваетс  возможность задани  множества псевдослучайных тестовых последовательностей и расширение применени  устройства; в) значительно .уменьшаетс  объем пам ти ПЗУ. Последнее св злно с тем, что в ПЗУ, содержащемс  в предлагаемом устройстве, записываютс  не все возможные разрешенные последовательности команд, а только подмножества разрешенных последователей дл  каждой очередной команды . 3 ил. (Л со со 4

Description

1

Изобретение относитс  к .автомати- ке и вычислительной технике и может быть использовано дл  тестового контрол  широкого класса процессорных систем.

Цель изобретени  - расширение области применени  и повышение коэффициента использовани  оборудовани .

На фиг, 1 изобргнсена функциональ- на  схема предлагаемого устройства; на фиг, 2 - функциональна  схема блока задани  режима; на фиг. 3 - структура информации, содержащейс  в посто нной пам ти.

Устройство дл  формировани  тестовых воздействий (фи1 , 1) содержит посто нную пам ть , блок 2 задани  режима, регистры тестовых комбинаций 3, адреса 4, сдвига 5, счетчик 6, дешифратор 7, триггер 8, генератор 9 тактовых импульсов, сумматор 10 по модулю два, коммутатор 11, элемент И 12, первый 13 и второй 14 элементы ИЛИ, выход 15 устройства, выходы 16 тестов и 17 следующего адреса пам ти 1, выходы 18-.22 блока задани  режим и генератор 23 псевдослучайных кодов

Блок задани  режима (фиг, 2) содержит генератор 24 едиництэ и кноп ки 25-29.

Пам ть 1 содержит наборы теста, поступаюгцие на контролируемый объект в определенной последовательности. В общем виде содержимое пам ти 1 пред- ставлено на фиг„ 3. Старшие разр ды адреса определ ют группу наборов теста , которые могут быть поданы на объект контрол  после воздействи  предь дущего теста. При этом выборка одного из наборов теста происходит случайным образом за счет значени  младших разр дов адреса, формируемых по случайному закону. Кроме этого, информационное поле содержит старшие разр ды следующего адреса, определ ющего такую совокупность наборов теста , один (любой) из которых можно подать на контролируемый объект в сле- дзпощем такте. Такой подход к опреде- лению старших разр дов адреса набора теста позвол ет исключить подачу на объект контрол  запрещенной последовательности наборов теста. Необходимость этого обусловлена особенност - ми тестировани  процессорных систем.

При размещении информации в пам ти Стандартной размерности может оказатьс , что не все  чейки пам ти бу39 2

дут зан ты. В этом случае в свободны  чейки записываетс  код, по которому дешифратором 7 формируетс  команда окончани  тестировани .

Регистр 5 сдвига и сумматор 10 по модулю два обеспечивают формирование случайного значени  нпадших разр дов адреса тестовых команд. При этом число входов сумматора 10 по модулю два определ етс  соотношением

2 f-c Гр,

где t - число входов сумматора 10 п

модулю два;

Гр - число выходов регистра 5 сдвига.

Такое соединение позвол ет обеспечивать генерацию псевдослучайных чисел i размерность которых определ етс  числом выходов регистра 5 сдвига.

Счетчик 6 обеспечивает формирование заданного числа наборов теста. Дл  этого перед началом работы устройства в счетчик записываетс  число определ емое как разность между величиной емкости счетчика и заданным числом наборов теста. При переполнении счетчика выдаетс  команда на окончание тестировани .

Генератор 9 тактовых импульсов обеспечивает последовательную выдачу синхроимпульсов СИ1 и СИ2,

Коммутатор 11 обеспечивает возможность формировани  на информационных входах регистра 4 адреса начального адреса в период подготовки устройства к работе и адресов последуюш 1х наборов теста в период основной работы .

Устройство работает следующим образом .

Перед началом работы с помощью группы кнопок 26 и кнопки 23 блока 2 (фиг, 2) в счетчик 6 записываетс  число, определ емое как разность между величиной емкости счетчика и заданным числом наборов теста. После этого с помощью группы-кнопок 28 и кнопки 27 блока 2 (фиг. 2) через коммутатор 11 в регистр 4 адреса записываетс  адрес первого набора тес-г та. Затем адрес первого набора теста с выхода регистра 4 адреса поступает на вход пам ти 1, В результате с выхода 16 на информационный вход регистра 3 поступает первый набор теста и с выхода 17 на вход дешифратора 7

31

и вход коммутатора 11 поступает информаци  о старших разр дах адреса следующего набора теста. Устройство готово к работе.

Дл  запуска устройства кнопкой 29 (фиг. 2) на выходе 22 блока 2 формируетс  сигнал, который поступает на S-вход триггера 8 и переводит его в единичное состо ние. В результате коммутатор 11 переключаетс  на прием информации из пам ти 1 и генератора 23 псевдослучайных кодов, а также блокирует прохождение информации из блока 2. Кроме этого, триггер 8 обе- спечивает запуск генератора 9 тактовых импульсов. По первому синхроимпульсу СИ1 происходит запись первого набора теста в регистр 3, сдвиг информации в регистре 5 сдвига и форми- рование первого псевдослучайного числа - младших разр дов адреса, которые поступают вместе со старшими (с выхода 17 пам ти 1) через открытый коммутатор 11 на вход регистра 4 адреса Первый синхроимпульс СИ прибавл ет 1 в счетчик 6. Через определенное врем  после СИ1 на втором выходе генератора 9 тактовых импульсов формируетс  синхроимпульс СИ2, который обеспечивает запись адреса в регистр 4 адреса. Дальнейша  работа устройства происходит по описанному алгоритму .

Claims (1)

1. Возможны два варианта окончани  работы. В первом случае, когда реализованы все наборы теста, счетчик 6 выдает через элемент ИЛИ 14 на вход триггера 8 команду останова по переполнению . В результате триггер 8 пе- реходит в нулевое состо ние и блокирует коммутатор 11 и генератор 9 тактовых импульсов. Во втором случае работа устройства блокируетс  при выборке из пам ти 1 тестовых команд набора теста с запрещенным адресом. Этот адрес дешифрируетс  ешифрато- ром 7 и по приходу синхроимпульса СИ2 с выхода дешифратора 7 через открытый элемент И 12 и элемент ИЛИ 14 подаетс  на R-вход триггера 8, что приводит к блокировке работы устройства . Формула изобретени 

   Устройство дл  формировани  тесто- вых воздействий, содержащее регистр

   39

   адреса, посто нную пам ть, регистр тестовых комбинаций, коммутатор, блок задани  режима, генератор тактовых импульсов, триггер, элементы ИЛИ, элемент И, дешифратор, выход занесени  и группа выходов задани  исходного адреса блока задани  режима соединены соответственно с первым входом первого элемента ИЛИ и первой группой информационных входов коммутатора , группа выходов которого соединена с группой информационных входов регистра адреса, синхровход и группа выходов которого соединены соответственно с выходом первого элемента ИЛИ и группой адресных входов посто нной пам ти, группа выходов тестов которой соединена с группой информационных входов регистра тестовых комбинаций, выходы которого  вл ютс  выходами устройства, выход запуска блока задани  режима соединен с установочным входом триггера, .о т- личающеес  тем, что, с целью расширени  области применени  и повышени  коэффициента использовани  оборудовани , устройство содержит генератор псевдослучайных кодов и счетчик , причем группа выходов следуюп1е- го адреса посто нной пам ти соединена с входами дешифратора, второй ; группой информационных входов коммутатора и группой информационных входов генератора псевдослучайных кодов выход триггера соединен с управл ющим входом коммутатора и входом за-- пуска генератора тактовых импульсов, первый выход которого соединен с счетным входом счетчика, синхровхо- дами регистра тестовых комбинаций и генератора псевдослучайных кодов, второй выход генератора тактовых импульсов соединен с вторым входом первого элемента ИЛИ и первым входом элемента И, второй вход и выход которого соединены соответственно с выходом дешифратора и первым входом второго элемента ИЛИ, выход которого соединен с входом сброса триггера, а второй вход - с выходом переполнени  счетчика, группа информационных входов и вход записи которого соединены соответственно с выходами числа тестовых наборов и занесени  блока ;задани  режима.

   Редактор Е. Копча

   Фи. 3

   Составитель И, Хазова Техред И.Попович Корректор А, Зимокосов

   Заказ 3963/45 Тираж 672Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

   Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4

   Фиг.. 2