SU1552188A1 - Устройство дл формировани тестовой информации - Google Patents
Устройство дл формировани тестовой информации Download PDFInfo
- Publication number
- SU1552188A1 SU1552188A1 SU884464417A SU4464417A SU1552188A1 SU 1552188 A1 SU1552188 A1 SU 1552188A1 SU 884464417 A SU884464417 A SU 884464417A SU 4464417 A SU4464417 A SU 4464417A SU 1552188 A1 SU1552188 A1 SU 1552188A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- counter
- generator
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к вычислительной технике, предназначено дл формировани смесей команд заданного состава и может быть использовано дл отладки программно-аппаратного обеспечени вычислительных средств и оценки их производительности. Целью изобретени вл етс расширение области применени . Устройство содержит блок 1 пам ти, генератор 2 тактовых импульсов, генератор 3 псевдослучайной последовательности, второй 4 и первый 5 генераторы констант, блок счетчиков 61 - 6N, счетчик 7, триггер 8, дешифратор 9, блок 10 сравнени , первый элемент И 11, второй блок элементов И 121 - 12N, второй элемент И 13, первый блок 14 элементов И, три элемента ИЛИ 15÷17, группу выходов 18, выход 19, входы 20 - 22 устройства. 2 ил.
Description
гм от-
24 Т
Фиг.г
Claims (1)
- Формула изобретенияУстройство для формирования тестовой информации, содержащее блок памяти, генератор тактовых импульсов, генератор псевдослучайной последовательности, первый генератор констант, счетчик, триггер, демультиплексор, блок сравнения, первый элемент И и первый элемент ИЛИ, причем группа информационных выходов блока памяти соединена с группой адресных входов демультиплексора, первый тактовый выход генератора тактовых импульсов соединен с информационным входом демультиплексора, группа выходов генератора всевдослучайной последовательности соединена с группой адресных входов блока памяти, группа выходов первого генератора констант соединена с первой группой входов блока сравнения, выход которого является выходом окончания формирования тестовой последовательности уст ройства· и соединен с первым входом первого элемента И, группа информационных выходов счетчика соединена с второй группой входов блока сравнения, единичный выход триггера соединен с входом запуска генератора тактовых импульсов, выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого соединен со счетным входом триггера, вход пуска устройства соединен с единичным входом триггера, вход останова устройства соединен с вторым входом первого элемента ИЛИ, отличающееся тем, что, с целью расширения области применения, в устройство введены второй генератор констант, группа счетчиков, блок элементов И, группа элементов И, второй элемент И, второй и третий элементы ИЛИ, причем группа выходов блока памяти соединена с группой информационных входов блока элементов И, выход которого является информационным выходом устройства, второй выход генератора тактовых импульсов соединен с входом запуска генератора псевдослучайной последовательности и вторым входом первого элемента И, выход каждого элемента И группы соединен со счетным входом соответствующего счетчика группы и соответствующим входом· второго элемента ИЛИ, выход которого сое ·' динен с управляющим входом блока элементов И, выход переполнения каждого счетчика группы соединен с инверсным входом соответствующего элемента И группы и соответствующим входом второго элемента И, выход которого соединен со счетным входом счетчика и вторым входом третьего элемента ИЛИ, выход которого соединен с входом записи каждого счетчика группы, вход записи начального состояния устройства соединен с вторым входом третьего элемента ИЛИ, выходы второго генератора констант соединены с информационными входами соответствующих счетчиков группы, выходы демультиплексора соединены с прямыми входами соответствующих элементов И группы, выход первого элемента ИЛИ соединен с входом установки нуля счетчика.Фиг.г
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884464417A SU1552188A1 (ru) | 1988-07-21 | 1988-07-21 | Устройство дл формировани тестовой информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884464417A SU1552188A1 (ru) | 1988-07-21 | 1988-07-21 | Устройство дл формировани тестовой информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1552188A1 true SU1552188A1 (ru) | 1990-03-23 |
Family
ID=21391446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884464417A SU1552188A1 (ru) | 1988-07-21 | 1988-07-21 | Устройство дл формировани тестовой информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1552188A1 (ru) |
-
1988
- 1988-07-21 SU SU884464417A patent/SU1552188A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 622136, кл. G 06 F 7/58, 1978. Авторское свидетельство СССР № 1440227, кл. G 06 F 11/26, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1552188A1 (ru) | Устройство дл формировани тестовой информации | |
SU1334139A1 (ru) | Устройство дл формировани тестовых воздействий | |
SU1453401A1 (ru) | Генератор случайных чисел | |
SU497718A1 (ru) | Устройство формировани псевдослучайных сигналов сложной структуры | |
SU1203524A1 (ru) | Устройство дл контрол цифровых систем | |
SU1506441A1 (ru) | Устройство дл выработки синхросигналов | |
SU1439748A1 (ru) | Шифратор | |
RU1820393C (ru) | Устройство дл формировани последовательности дискретно-частотных сигналов | |
SU1332523A2 (ru) | Генератор равномерно распределенных псевдослучайных величин | |
SU1206795A2 (ru) | Устройство дл моделировани отказов в сложных системах | |
SU888130A1 (ru) | Индексное устройство процессора быстрого преобразовани Фурье | |
SU423115A1 (ru) | Распределитель импульсов | |
SU1688241A1 (ru) | Генератор случайных функций | |
SU1427365A1 (ru) | Генератор случайного процесса | |
SU1554117A1 (ru) | Генератор псевдослучайной последовательности импульсов | |
SU1376097A1 (ru) | Устройство дл моделировани сетевых графов | |
RU1774380C (ru) | Устройство дл контрол блоков оперативной многоразр дной пам ти | |
RU1817106C (ru) | Устройство дл определени разности множеств | |
SU1529221A1 (ru) | Многоканальный сигнатурный анализатор | |
SU834854A1 (ru) | Устройство дл формировани сдвину-ТыХ КОпий пСЕВдОСлучАйНОгО СигНАлА | |
SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
SU1365097A1 (ru) | Устройство дл формировани массива | |
SU1705874A1 (ru) | Устройство дл контрол оперативных накопителей | |
SU1465955A1 (ru) | Генератор псевдослучайных последовательностей | |
SU783958A1 (ru) | Устройство дл формировани серии импульсов |