SU1554117A1

SU1554117A1 - Генератор псевдослучайной последовательности импульсов

Info

Publication number: SU1554117A1
Application number: SU884463226A
Authority: SU
Inventors: Георгий Юрьевич Манукян; Самвел Арамович Мкртычян
Original assignee: Предприятие П/Я Р-6348
Priority date: 1988-07-19
Filing date: 1988-07-19
Publication date: 1990-03-30

Abstract

Изобретение относитс к импульсной технике и может быть использовано в контрольно-измерительной технике. Цель изобретени - повышение достоверности генерируемой последовательности - достигаетс введением в генератор псевдослучайной последовательности импульсов регистра 14 сдвига, счетчика 9 импульсов, элементов ИЛИ 11, 15, 16 и 17, элемента И 13, триггера 12 и шины 10 начальной установки, обеспечивающих вместе с соответствующим выполнением блока 5 коррекции и новыми функциональными св з ми запись исходной комбинации в регистры 1, 2 и 3 сдвига, ее коррекцию в них в случае сбо и периодическое восстановление (подтверждение) исходной комбинации. На чертеже также показаны: мажоритарный элемент 4, коммутатор 6, элемент Запрет 7, шина 8 тактовых импульсов. 1 з.п. ф-лы, 2 ил.

Description

Заказ 464

Тираж 661

Подписное

ВНИИПИ Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д. 4/5

Claims

Формула изобретения.

1. Генератор псевдослучайной по- $$ следовательности импульсов, содержащий три регистра сдвига, выходы которых соединены с соответствующими входами коммутатора, с соответствующими входами группы входов блока коррекции и с соответствующими входами мажоритарного элемента, выход которого соединен с первым входом элемента ЗАПРЕТ, второй вход которого соединен с первым выходом блока коррекции, первый вход которого соединен с шиной тактовых импульсов, второй выход блока коррекции соединен с входами синхро- ’ низации первого, второго и третьего регистров сдвига, третий, четвертый и пятый выходы блока коррекции соединены соответственно с первым, вторым и третьим входами коммутатора, отличающийся тем, что, с целью повышения достоверности генерируемой последовательности, в него введены счетчик импульсов, четыре элемента ИЛИ, элемент И, триггер, четвертый регистр.сдвига и шина начальной установки, соединенная с первым входом первого элемента ИЛИ, выход которого соединен с входом синхронизации счетчика импульсов и с первым входом триггера, выход которого соединен с первым входом элемента И и с вторым входом блока коррекции, шестой выход которого соединен с вторым входом триггера, первый, второй и третий выходы коммутатора соединены с первыми входами соответственно второго, третьего и четвертого элементов ИЛИ, выходы которых соединены с информационными входами соответственно первого, второго и третьего регистров сдвига, входы синхронизации которых соединены с вторым входом элемента И, выход которого соединен с входом синхронизации четвертого регистра сдвига, выход которого соединен своим информационным входом и с вторыми входами второго, третьего и четвертого'элементов ИЛИ, шина тактовых импульсов соединена со счетным входом счетчика импульсов, выход переполнения которого соединен с вторым входом первого элемента.ИЛИ.
2. Генератор по п. ^отличающийся тем, что блок коррекции содержит три элемента ИЛИ-НЕ, три блока сравнения, шесть элемен- . тов И, пять элементов ИЛИ, три триггера, блок памяти, элемент задержки и:генератор пачки импульсов, выход которого соединен с первым входом ' первого элемента ИЛИ, выход которого является вторым выходом блока коррекции, первый вход которого.соединен ι

с вторым входом первого элемента ИЛИ и с первыми входами первого - шестого! элементов И, выходы первого, второго и третьего элементов И соединены с первыми входами соответственно второго, третьего и четвертого элементов ИЛИ, выходы которых соединены с первыми входами соответственно первого, Второго и третьего триггеров, выходы Которых являются соответственно третьим, четвертым'и пятым выходами блока коррекции и соединены с входами Пятого'элемента ИЛИ, выход которого Является первым выходом блока коррекции и соединен с входом управления генератора пачки импульсов и входом элемента задержки, выход которого соединен с вторыми входами первого, второго и третьего триггеров и Является шестым выходом блока коррекции, второй вход которого соединен с Первым входом блока памяти, первый, Второй и третий выходы которого соединены с вторыми входами соответст10 венно четвертого, пятого и шестого элементов И, выходы которых соединены с вторыми входами соответственно второго, третьего и четвертого элементов ИЛИ, входы первого элемента ИЛИНЕ соединены с первыми группами входов второго блока сравнения и первого блока сравнения, вторая группа входов которого соединена с входами второго элемента ИЛИ-HE и с первой группой входов третьего блока сравнения, вторая группа входов которого соединена с второй группой входов второго блока сравнения и с входами третьего элемента ИЛИ-HE, вторые входы первого, второго и третьего элементов И соединены с выходами соответственно первого, второго и третьего элементов ИЛИ-HE, входы которых являются группой входов блока коррекции, выходы первого, второго и третьего блоков сравнения соединены соответственно с вторым, третьим и четвертым входами блока памяти.

0-0=0

ί Ζ -|xt ΔΧ7 Л*! j V/ 21 п.г М? 2п : J/л

fll